設計規則檢查（DRC）

想像一位驗收工程師拿著城市建築規範走進一處剛竣工的工地：牆體不得低於某個厚度，樓梯坡度不得超過上限，安全出口之間要留足最小寬度。設計規則檢查就是給你晶片佈局當這位驗收工程師。晶圓廠會交給你一份規則檔——裡面是數以百計的幾何要求，全是它的產線真正能穩定印製和蝕刻出來的尺度——而 DRC 工具會掃過每一層上的每一個多邊形，確認沒有一處違反規範：每根導線都不窄於最小線寬，任意兩個圖形的間距都不小於最小間距，每個圖形都不低於最小面積下限，而且金屬必須把它下方的導孔按規定的量包住，這樣連接才能熬過製程加工。這項檢查純粹是幾何性的。它問的是『這東西能不能造出來？』，而不是『連線對不對？』——把你的佈局和原本設計的電路相比對，那是另一道獨立的工序，叫佈局與電路圖比對（LVS）。

DRC 在流程的後段才執行，要等佈局繞線把真正的金屬都畫好之後，作為實體驗證的一部分進行（有時稱為簽核 DRC，也就是晶圓廠認可的最終一遍）。它很少單獨出場。天線規則常常和它結伴而來：在製造過程中，一段長長的、連到電晶體閘極的金屬會在製程中途收集電漿電荷，把薄薄的閘氧化層擊穿，所以規則檔會給『暴露的導體面積』與『它所連閘極面積』的比值設一個上限——要修一處違例，你可以加一個小小的保護二極體，或者把這條網路跳到更高一層金屬上。電氣規則檢查（ERC）則是它的姊妹工序，專門揪出單憑幾何形狀看不出來的電氣錯誤，比如懸空的閘極，或者某個節點在電源和地之間短路。DRC 乾淨、LVS 乾淨、天線和 ERC 都乾淨，這幾道合在一起，就是佈局被允許靠近流片之前必須通過的那道關卡。