先進封裝（advanced packaging）
五十年來，要做出更快、更便宜的晶片，辦法只有一個：把電晶體做得更小，在同一塊矽片上塞進更多。可這部電梯正在減速：電晶體之間的連線如今卡住了速度，單顆晶片做大到一定程度良率就會崩塌，而記憶體又餵不飽處理器。先進封裝一舉回答了這三個難題。與其孤注一擲地去做一顆越來越大、越來越精細的單晶片，不如把整個系統拆成若干顆晶片，再在封裝內部把它們極其緊密地連起來，讓它們表現得幾乎像一顆晶片。封裝不再只是一個被動的塑膠盒子、只負責保護矽片並引出幾根接腳，而是成為設計中主動的一環——這正是人們把它稱作新一代微縮（new scaling）的原因。
先進封裝其實是一把大傘，底下罩著一族讓晶片以極短、極密路徑相連的技巧。在 2.5D 中，你把幾顆晶片並排擺在一塊中介層（interposer）之上——這塊矽片（或有機基板）相當於一塊高密度電路板，其超精細的佈線把各顆晶片連得遠比普通主機板緊密得多；處理器緊挨著它的 HBM 記憶體堆疊，正是這麼實現的。在 3D 中，則改走垂直方向，把晶片一層層疊起來，用矽穿孔（TSV）讓訊號筆直穿上去，或者用混合鍵合（hybrid bonding）把兩顆晶片銅焊墊對銅焊墊地直接熔接在一起，做出比任何錫球都更精細的連接。路徑越短，意味著延遲更小、每位元能耗更低，各部分之間的頻寬也大得多。
回報是效能與成本兩頭都賺。把一顆晶片拆成若干顆更小的晶片（小晶片，chiplet），就能在組裝前逐一測試、只丟掉壞的那些，從而挽回一顆巨型單晶片本會白白浪費掉的良率——而且還能混用不同製程節點：把邏輯放在最尖端的節點上，而記憶體或類比電路則留在更便宜、更合適的節點上。封裝已變得如此關鍵，以至於最先進的 AI 加速器，其身價既取決於內部的電晶體，也同樣取決於它的中介層、HBM 堆疊和鍵合間距——整合方案如今是晶片競爭力中頭等重要的一環，而不再是事後才考慮的附屬品。
2.5D (side by side on interposer) 3D (stacked vertically)
┌──────┐ ┌──────┐ ┌──────┐ ┌──────────────┐ cache/memory
│ Logic│ │ HBM │ │ I/O │ ├──────────────┤ <- bonded face-to-face
└──┬───┘ └──┬───┘ └──┬───┘ │ Logic │ (TSVs + hybrid bond)
┌──┴────────┴────────┴──┐ └──────┬───────┘
│ interposer │ <- fine wires │ package substrate
└───────────┬───────────┘
│ package substrate先進封裝的兩副面孔：2.5D 把多顆晶片攤在中介層的精細佈線上；3D 則把它們疊起來，用 TSV 和混合鍵合筆直穿通相連。兩者都把晶片之間的連線縮到遠短於普通電路板所能做到的程度。
代價是散熱與複雜度：把晶片疊起來，等於把好幾顆晶片的熱量困在同一個地方；而封裝也變成了一道必須與矽片協同設計的難題——因此這一方向的進展，越來越多地受制於散熱極限和 UCIe 這類標準，而不再只取決於微影。