故障覆蓋率（Fault Coverage）

故障覆蓋率是一個能說明你的測試有多好的單一數字：在模型清單裡的所有故障中，你的圖樣實際能偵測到的比例是多少？若一個電路有一百萬個卡住故障，而你的圖樣抓到其中九十八萬五千個，故障覆蓋率就是 98.5%。它是測試程式的招牌成績——而它與 100% 之間的差距，正是那群可能溜過測試、流到客戶手上的瑕疵晶片。

為什麼不總是要求 100%？有些故障確實不可測（冗餘邏輯、未使用節點），理應排除，於是有了相關指標「測試覆蓋率」。但最後那零點幾個百分比，也是最難、最貴才搶得到的，需要額外圖樣或 DFT 架構。賭注隨應用而升級：消費性產品可能以約 99% 卡住覆蓋率出貨，而車用與醫療晶片則跨多種故障模型追求 99.9% 以上，因為一次「逃逸」——一顆通過測試的瑕疵晶片——可能演變成召回、車禍或人命。著名的關聯是：覆蓋率愈高，出貨的每百萬瑕疵數（DPM）就愈低。