FinFET（鳍式场效应晶体管）
几十年来，晶体管基本上都是平的：一条薄薄的沟道平躺在硅的表面，栅极从上方压在它身上，就像一只手平放在桌面上。这套办法一直运行得很漂亮，直到晶体管小到沟道变得太短、再也控制不住为止。一旦源极和漏极挤得太近，栅极就抓不住了，电流会漏过去——哪怕这个开关本该是关断状态。这种漏电就是被白白浪费掉的功耗，也正是终结那个轻松缩放年代的一堵墙。FinFET 就是解药：不再让沟道平躺着，而是把它立起来，变成一道薄薄的、竖直的硅墙，称为鳍（fin），再让栅极从顶上罩下来、沿着两侧一路包过去。现在栅极接触沟道的不再是一个面，而是三个面，于是它抓电流抓得牢得多，关断也干净利落。
一旦你把画面想出来，这个直觉就很简单了。只从一个面去控制一片薄沟道，就像想用一根手指从上往下按、去把一根花园水管掐断；而从三个面去控制，就像用整只手把水管裹起来，一捏几乎什么都漏不过去。这种更紧的静电控制，意味着在小尺寸下漏电更少、关断态功耗更低，也意味着在老式平面晶体管早已无能为力的地方还能继续缩小。FinFET 大约在 22nm 节点成为主流逻辑晶体管，并带着高性能芯片一路走过了一位数纳米的那几代工艺。
值得记住的是，那些节点名字只是营销标签，并不是任何东西的物理宽度；所谓“7nm”的鳍，宽度根本远不止 7nm。真正换来这份控制力的，是鳍的几何形状。最终，连三个面的包裹也不够用了，下一步是让栅极把沟道从四个面整整一圈完全包起来——这就是 3nm 及以下由全环绕栅极（GAA）纳米片晶体管接棒的地方。
side view, gate cut away to show the channel
PLANAR (1 side) FinFET (3 sides) GAA / nanosheet (4 sides)
gate _gate_ __gate__
__|||___ | | | | | _____ |
|________| | | fin | | | |_____| | <- gate fully
channel | |_____| | | _____ | surrounds
----silicon---- |_silicon_| | |_____| | each sheet
|_silicon__|
gate on top only gate over top + 2 walls gate wraps every face栅极接触沟道的位置：从一个面（平面）到三个面（FinFET）再到四个面全包（全环绕栅极）。包裹得越多，控制越紧，器件缩小时漏电越少。
FinFET 是从平面时代通往全环绕栅极未来的一座桥：在沟道不得不被彻底包围之前，三面控制为缩放争取到了大约十年的时间。