先进封装（advanced packaging）
五十年来，要做出更快、更便宜的芯片，办法只有一个：把晶体管做得更小，在同一块硅片上塞进更多。可这部电梯正在减速：晶体管之间的连线如今卡住了速度，单颗芯片做大到一定程度良率就会崩塌，而存储器又喂不饱处理器。先进封装一举回答了这三个难题。与其孤注一掷地去做一颗越来越大、越来越精细的单片芯片，不如把整个系统拆成若干颗芯片，再在封装内部把它们极其紧密地连起来，让它们表现得几乎像一颗芯片。封装不再只是一个被动的塑料盒子、只负责保护硅片并引出几根管脚，而是成为设计中主动的一环——这正是人们把它称作新一代缩放（new scaling）的原因。
先进封装其实是一把大伞，底下罩着一族让芯片以极短、极密路径相连的技巧。在 2.5D 中，你把几颗芯片并排摆在一块转接板（interposer）之上——这块硅片（或有机基板）相当于一块高密度电路板，其超精细的布线把各颗芯片连得远比普通主板紧密得多；处理器紧挨着它的 HBM 存储堆栈，正是这么实现的。在 3D 中，则改走垂直方向，把芯片一层层叠起来，用硅通孔（TSV）让信号笔直穿上去，或者用混合键合（hybrid bonding）把两颗芯片铜焊盘对铜焊盘地直接熔接在一起，做出比任何焊球都更精细的连接。路径越短，意味着延迟更小、每比特能耗更低，各部分之间的带宽也大得多。
回报是性能与成本两头都赚。把一颗芯片拆成若干颗更小的芯片（芯粒，chiplet），就能在组装前逐一测试、只丢掉坏的那些，从而挽回一颗巨型单片芯片本会白白浪费掉的良率——而且还能混用不同制程节点：把逻辑放在最尖端的节点上，而存储或模拟电路则留在更便宜、更合适的节点上。封装已变得如此关键，以至于最先进的 AI 加速器，其身价既取决于内部的晶体管，也同样取决于它的转接板、HBM 堆栈和键合间距——集成方案如今是芯片竞争力中头等重要的一环，而不再是事后才考虑的附属品。
2.5D (side by side on interposer) 3D (stacked vertically)
┌──────┐ ┌──────┐ ┌──────┐ ┌──────────────┐ cache/memory
│ Logic│ │ HBM │ │ I/O │ ├──────────────┤ <- bonded face-to-face
└──┬───┘ └──┬───┘ └──┬───┘ │ Logic │ (TSVs + hybrid bond)
┌──┴────────┴────────┴──┐ └──────┬───────┘
│ interposer │ <- fine wires │ package substrate
└───────────┬───────────┘
│ package substrate先进封装的两副面孔：2.5D 把多颗芯片摊在转接板的精细布线上；3D 则把它们叠起来，用 TSV 和混合键合笔直穿通相连。两者都把芯片之间的连线缩到远短于普通电路板所能做到的程度。
代价是散热与复杂度：把芯片叠起来，等于把好几颗芯片的热量困在同一个地方；而封装也变成了一道必须与硅片协同设计的难题——因此这一方向的进展，越来越多地受制于散热极限和 UCIe 这类标准，而不再只取决于光刻。