高带宽内存（HBM）
先想象一下 HBM 当初要解决的问题。你的逻辑芯片——一颗 GPU 或 AI 加速器——处理数据的速度远远快过它取来数据的速度。这个差距就是内存墙：芯片之所以"挨饿"，不是因为算力不够，而是因为喂数据给它的那根管子太细了。普通 DRAM 待在电路板的另一头，只能通过寥寥几根细线去够它；想靠多加引脚来把管子拓宽，很快就没地方放了。HBM 只回答一个问题——怎样在不把线拉长的前提下，把数据管子做得极宽？——它的答案是：往上叠、往近搬。
一个 HBM 堆叠由好几颗 DRAM 裸片（常见为 8、12 或 16 层高）一片片摞起来，再用穿透硅通孔在垂直方向把它们连通；这些通孔就是直直地穿透硅、再灌满铜的小孔。这座高高的堆叠随后被放到逻辑芯片旁边，落在一块硅中介层上——它是一块用硅做成的微型电路板，能让你在两者之间刻出成千上万根极细的线。HBM 不再走只有几根线宽的窄总线，而是通过一条大约一千位宽的总线对话，因为数据只需在中介层上走几毫米，而不必横跨整块板子。又宽又短胜过又快又远：单看每一根线，速度都相当从容，但上千根并排齐发，合起来的总带宽就大得惊人。
这笔交易是用占地和成本换带宽。堆叠和 TSV 的制造成本高昂，硅中介层又额外增加了成本与封装复杂度，所以 HBM 只待在那些"带宽几乎不计代价也要"的地方：AI 训练与推理、GPU 以及高性能计算——在这些场景里，模型权重和激活值必须源源不断地流进来。这其实就是支撑芯粒的那套封装思路——把已知良品的裸片紧挨着放到中介层上——只不过专门用在了内存上，把内存墙从一堵砖墙变成了一道宽得多的门。
Ordinary DRAM (narrow + far) HBM (wide + near) +--------+ few, long wires +-------+ +--------+ | Logic |======================>| DRAM | | Logic | +--------+ (off-board bus) | DRAM | | | | DRAM | <- 8..16 dies | ~1000 fine wires +-------+ <-+ +--------+ | TSVs | (vertical wiring) | silicon interposer | +------+ +--------------------+
左：标准 DRAM 要通过几根又长又在板外的线才能够到。右：一摞 DRAM 裸片由 TSV 在垂直方向连成 HBM 堆叠，紧挨着逻辑芯片落在硅中介层上，于是一条约一千位宽的总线只需跨越几毫米。
HBM 把数据管子拓宽了，却没能抹掉内存墙——容量和带宽依旧框住了最大的那些模型，这正是每一代（HBM2E、HBM3、HBM3E、HBM4）都不断把堆叠叠得更高、把总线推得更快的原因。