VLSI 與製造
佈局繞線（place and route）
佈局繞線是晶片從「接線圖」變成「實物」的那一步。你手裡拿著一份網表——一串預先設計好、佈局已經固定的標準單元（及閘、正反器）以及它們接腳之間的連接關係。「佈局」決定每個單元放在矽晶片上的哪個位置；「繞線」則在層層疊疊的金屬層上畫出連接它們的金屬導線。就像規劃一座城市：先把成千上萬棟小樓擺好位置，再在多個層面上鋪好道路，讓每棟樓都能暢通無阻地通到別處。
Innovus、OpenROAD 這類工具會自動完成，但「自動」二字背後藏著一場殘酷的最佳化。頻繁通訊的單元應該靠得近，否則導線延遲會拖垮你的時序；可一旦塞得太擠，繞線器就塞不下導線，功耗密度還會形成局部熱點。於是引擎要在數百萬個單元上同時權衡時序、面積、功耗與可繞線性。它的輸出就是 GDSII 版圖——交給晶圓廠的精確多邊形，再製成光罩，由微影機台把你的設計印到晶圓上。
一個常見誤解：佈局繞線並不發明你的邏輯——邏輯早在更前面的「合成」階段就定好了，是合成把你的 RTL（Verilog）映射成了標準單元。佈局繞線只決定地理位置與接線。可地理位置往往就是命運：在先進製程節點上，導線延遲常常逼近甚至超過閘延遲，於是單元落在哪裡，可能比它本身切換多快還重要。這正是「時序收斂」——反覆微調佈局與繞線，直到沒有一條路徑太慢——會吃掉後端工程師大半進度的原因。
又稱
另見