資料轉換器與鎖相環

抖動 (jitter)

時脈本應以完全均勻的間隔滴答作響,但真實世界裡沒有哪個時脈能做到。抖動 (jitter) 就是每個時脈邊沿實際到達時刻上那點不安分的小晃動——這裡早了幾皮秒,那裡又晚了幾皮秒。如果說電壓雜訊是你放大訊號縱軸時看到的那層毛刺,那麼抖動就是同一種雜訊被抹到了橫軸(時間軸)上:它是雜訊在時域裡的表親。想像一位鼓手,他本想穩穩地踩在節拍上,可每一擊總會比拍點早一絲或晚一絲——曲子照樣能放,但節奏不夠俐落,任何想跟著踩得嚴絲合縫的人都會開始踉蹌。

抖動分兩大類。隨機抖動 (random jitter) 源自永不停歇的物理過程——振盪器和緩衝器內部的熱雜訊與閃爍雜訊 (1/f noise)——所以它沒有上界,而且你從參考邊沿等到被測邊沿之間的時間越長,它的散佈就越大。確定性抖動 (deterministic jitter) 則是有界的,原因通常叫得出名字:電源漣波、鄰線串擾,或鏈路上的資料圖案效應。工程師還會把它進一步切分為週期抖動 (period jitter,單個週期長度的波動有多大)、週期間抖動 (cycle-to-cycle jitter,相鄰兩個週期之間的變化),以及長期抖動或相位抖動 (long-term / phase jitter,多個週期累積起來的漂移)。相位抖動其實就是振盪器相位雜訊 (phase noise) 的積分——同一種不完美,只不過是在時域而非頻域裡看它。

為什麼它重要:抖動設下了兩道硬天花板。在高速串列鏈路上,每一皮秒的時間不確定性都會收窄眼圖 (eye diagram) 的橫向張口,於是接收端用來判定一個位元是 1 還是 0 的時間窗口就更小了——一旦把資料率往上推,往往是抖動、而不是電壓雜訊,先一步把它卡住。在資料轉換器裡,取樣的那一瞬間是由時脈邊沿決定的,所以一個帶抖動的邊沿會在略微偏差的時刻去取一個快速變化的輸入,注入一個隨輸入頻率升高而增大的誤差。僅這一個效應,就為轉換器能達到的 SNR 劃下了一道牢固的上限,無論其架構號稱有多少位元精度。

SNR(jitter-limited) = -20*log10(2*pi*f_in*t_jitter)

ADC 僅因時脈抖動就會撞上的 SNR 天花板:用 1 ps 的 RMS 抖動去取一個 1 GHz 的輸入,SNR 被卡在約 44 dB(大約 7 個有效位元)附近——這正是高速轉換器為何成敗繫於其取樣時脈的原因。

抖動和相位雜訊 (phase noise) 描述的是同一種不完美——抖動是它在時域裡的 RMS 視角,相位雜訊是它在頻域裡 (dBc/Hz) 的視角——所以「低相位雜訊的參考源」和「低抖動的時脈」其實是同一個目標的兩個名字。

又稱
timing jitterclock jitteraperture jitter