薄膜沉积

薄膜沉积是工程师把量子芯片赖以构建的各层长出来的那一步——既包括将来成为量子比特和导线的超导金属，也包括夹在它们之间的绝缘层。一切从一片裸露、抛光好的晶圆开始，在真空腔体里一次一层、薄至原子尺度地把材料加上去，堆出一层往往只有几十到几百纳米厚的镀层。之后的所有工序——把电路图案画出来、再刻蚀成形——都只能在最先铺下的这层薄膜上做文章，所以这一步看似不起眼的镀膜，其实在很大程度上决定了成品量子比特能有怎样的表现。

做法主要有几种。溅射用高能离子把金属靶材上的原子轰击下来，让它们像雨一样落到晶圆上，铌和氮化钛常用这种方式。蒸发则是在高真空中把金属轻轻加热汽化，让原子飘上去、凝结在芯片表面，铝的经典做法就是如此。原子层沉积（ALD）每个循环只长一层化学单分子层来堆出绝缘体，厚度控制极为精细。真正要紧的旋钮是真空的洁净度、温度、沉积速率，以及事先晶圆表面有多干净——因为它们每一个都在塑造金属的晶粒结构，更关键的是，塑造新薄膜与下方原有材料相接处那个杂乱的界面。

诚实的难处在于：这些界面，连同薄膜自身的表面，正是量子比特损耗能量的地方。真空稍脏一点，或者镀在带有一层杂散氧化皮的表面上，沉积出来的薄膜就会埋下缩短相干时间的微观缺陷，而这种损害早在电路图案还没画出来之前就已经定型。各实验室靠更洁净的腔体、原位表面清洗和更受控的生长，确实挤出了实打实的进步，但要在整片晶圆上、一炉接一炉地都做出低损耗又均匀的薄膜，至今仍是一门尚未收尾的手艺，而非一套已经写定的配方。