雜訊容限（noise margin）

雜訊容限是「輸出承諾給出的」與「下一顆晶片輸入要求看到的」兩者之間的安全緩衝。真實的導線會拾取電氣雜訊——切換電流的尖峰、交流哼聲、串擾——疊在訊號上。雜訊容限就是一個邏輯準位在「高被誤判為低、或反之」之前，能容忍多少這類垃圾。它是數位世界版的「把橋造得比你預期的最重卡車還強」，這樣一陣風才不會把它吹垮。

它有兩個，由四個臨界值算出。高雜訊容限是輸出保證的高減去輸入要求的高：NMH = VOH(min) - VIH(min)。低雜訊容限是輸入容許的低減去輸出保證的低：NML = VIL(max) - VOL(max)。以 5 V CMOS 為例：輸出保證 VOH = 4.4 V，輸入只需 VIH = 3.5 V，故 NMH = 0.9 V；輸出下拉到 VOL = 0.1 V，輸入容忍到 VIL = 1.5 V，故 NML = 1.4 V。大約有一伏特的雜訊能落在導線上，才會有東西被讀錯。

這就是為何 CMOS 在雜訊環境中受青睞：它的臨界值落在電源中間附近、輸出又軌對軌地擺動，給出接近電源電壓三分之一的容限。相較之下，老式 TTL 的高容限只有約 0.4 V（輸出 2.4 V 對上輸入 2.0 V），所以更容易被擾亂。雜訊容限隨電源電壓下降而縮小——一顆 1.2 V 的晶片就是空間較小——這是低電壓、高速數位電路板較難做好、且高度仰賴良好接地與去耦的一個誠實理由。