抖动 (jitter)
时钟本应以完全均匀的间隔滴答作响,但真实世界里没有哪个时钟能做到。抖动 (jitter) 就是每个时钟边沿实际到达时刻上那点不安分的小晃动——这里早了几皮秒,那里又晚了几皮秒。如果说电压噪声是你放大信号纵轴时看到的那层毛刺,那么抖动就是同一种噪声被抹到了横轴(时间轴)上:它是噪声在时域里的表亲。想象一位鼓手,他本想稳稳地踩在节拍上,可每一击总会比拍点早一丝或晚一丝——曲子照样能放,但节奏不够利落,任何想跟着踩得严丝合缝的人都会开始踉跄。
抖动分两大类。随机抖动 (random jitter) 源自永不停歇的物理过程——振荡器和缓冲器内部的热噪声与闪烁噪声 (1/f noise)——所以它没有上界,而且你从参考边沿等到被测边沿之间的时间越长,它的散布就越大。确定性抖动 (deterministic jitter) 则是有界的,原因通常能叫得出名字:电源纹波、邻线串扰,或链路上的数据图案效应。工程师还会把它进一步切分为周期抖动 (period jitter,单个周期长度的波动有多大)、周期间抖动 (cycle-to-cycle jitter,相邻两个周期之间的变化),以及长期抖动或相位抖动 (long-term / phase jitter,多个周期累积起来的漂移)。相位抖动其实就是振荡器相位噪声 (phase noise) 的积分——同一种不完美,只不过是在时域而非频域里看它。
为什么它重要:抖动设下了两道硬天花板。在高速串行链路上,每一皮秒的时间不确定性都会收窄眼图 (eye diagram) 的横向张口,于是接收端用来判定一个比特是 1 还是 0 的时间窗口就更小了——一旦把数据率往上推,往往是抖动、而不是电压噪声,先一步把它卡住。在数据转换器里,采样的那一瞬间是由时钟边沿决定的,所以一个带抖动的边沿会在略微偏差的时刻去采一个快速变化的输入,注入一个随输入频率升高而增大的误差。仅这一个效应,就为转换器能达到的 SNR 划下了一道牢固的上限,无论其架构号称有多少位精度。
ADC 仅因时钟抖动就会撞上的 SNR 天花板:用 1 ps 的 RMS 抖动去采一个 1 GHz 的输入,SNR 被卡在约 44 dB(大约 7 个有效位)附近——这正是高速转换器为何成败系于其采样时钟的原因。
抖动和相位噪声 (phase noise) 描述的是同一种不完美——抖动是它在时域里的 RMS 视角,相位噪声是它在频域里 (dBc/Hz) 的视角——所以「低相位噪声的参考源」和「低抖动的时钟」其实是同一个目标的两个名字。