逐次逼近型 ADC（SAR ADC）
/ S-A-R, or 'sar' /
逐次逼近型（SAR）ADC 是全能選手，是你在大多數微控制器內部找到的主力。它找答案的方式，就像你用二十個問題去猜一個 0 到 100 之間的數字：每次把範圍對半切。在 50 之上嗎？是。在 75 之上嗎？否。在 62 之上嗎？依此類推，每一猜釘下多一個位元，快速逼近確切的值。這套二分搜尋策略，對 n 個位元只需 n 次猜——遠少於逐一往上數的步數。
機制如下。一個 SAR ADC 內含一個內部 DAC、一個單一比較器，和一個逐位元建構答案、最高有效位元優先的暫存器。它先猜 MSB：把 DAC 設到半刻度，問比較器：「輸入在這之上嗎？」若是，該位元為 1 並保留；若否，為 0 並清除。接著在四分之一處試下一位元，再八分之一，每一步把窗口對半收窄。經過 n 次比較，暫存器便握有最終碼。一次 12 位元轉換需 12 個比較步驟——順著位元乾淨地走一趟。
為何重要：SAR 是解析度、速度、功耗與成本的甜蜜點。它從容地在 kHz 到數 MHz 的取樣率達到 12 到 18 位元，功耗低且無延遲（每次轉換都完整且獨立），這正是它主宰通用資料擷取的原因。誠實的要求：輸入在整個搜尋期間必須穩定不動，所以取樣保持不可或缺；而內部 DAC 與參考必須準到全解析度，因為任何一猜的誤差都會永久汙染那個位元。它比快閃慢、解析度比三角積分低，但對多數工作，它恰恰好。
一個 4 位元 SAR 轉換一個為滿刻度 11/16 的輸入，依序試：在 8/16 之上？是（位元=1）。在 12/16 之上？否（位元=0）。在 10/16 之上？是（位元=1）。在 11/16 之上？否（位元=0）。結果 1010 = 10，是 11/16 之下最近的碼——僅 4 步就找到。
順著位元做二分搜尋：n 個位元 n 次比較。
SAR ADC 要求轉換期間輸入穩如磐石——若訊號在搜尋中途移動，早先的高位元決定就會出錯且無法回頭修正。這正是前置取樣保持並非可選，而是內建於此架構的原因。