快閃式 ADC（flash ADC）
快閃式 ADC 是轉換器家族裡的短跑健將——它在單一、近乎瞬間的步驟裡產生答案。訣竅是蠻力：它不逐位元測試輸入，而是一次把輸入和「每一個」可能的位準相比，全部並行，並立刻讀出結果。這名字很貼切：轉換在一瞬間（flash）完成。這就是你如何以每秒數億甚至數十億取樣把訊號數位化，如雷達、高速示波器與高速通訊中所用。
內部，快閃式 ADC 是一疊高高的比較器，每個門檻一個。一個 n 位元快閃需要 2^n 減 1 個比較器，每個由一條電阻分壓鏈餵入略為不同的參考電壓。當輸入抵達，每個比較器同時說「輸入在我之上」或「在我之下」。是的比較器與否的比較器之間的邊界，標出輸入的位準，再由一塊邏輯（優先編碼器）在一個時脈內把那個樣式變成二進位數字。沒有搜尋，也沒有等待——整座比較器階梯同時決定。
為何重要，以及那殘酷而誠實的代價：這份並行性隨解析度爆炸。每多一個位元就讓比較器數目「加倍」——4 位元快閃需 15 個比較器，8 位元需 255 個，10 位元需 1,023 個，12 位元則需 4,095 個。所有那些比較器燒掉大量功率、占用大量晶片面積，並沉重地負載輸入。所以快閃轉換器只有在速度就是一切、且你能接受低解析度（通常 6 到 8 位元）時才是對的工具。要在合理功耗下取得更多位元，你改用 SAR 或三角積分，或用以小型快閃級依序串接的管線式設計。
一個 3 位元快閃 ADC 用 2^3 - 1 = 7 個比較器和一串 8 顆電阻造出 7 個門檻。推到 8 位元你需要 255 個比較器；到 10 位元，1,023 個。比較器數目、功率與面積，每多一個位元就大致加倍。
每個位準同時比較——可能最快，但每位元成本加倍。
快閃最快，但因比較器數目呈指數成長，實務上被卡在低解析度。超過約 8 位元，設計者改用管線式 ADC（小型快閃級串接而成），而非一個巨大的快閃，以一點延遲換取遠少得多的硬體。