互連縮放（interconnect scaling）

幾十年來，晶片的故事一直很簡單：把電晶體做小，一切就都變快。可是晶片不只是電晶體——它還包含在電晶體之間傳遞訊號與供電的那一大堆纖細金屬導線，常常是十幾層甚至更多層疊在一起。互連縮放講的就是一個令人頭疼的事實：當你把這些導線也一起縮小時，它們不是變好，而是變差。更細的導線就像更窄的水管：它對電流的阻礙更大（電阻 R 升高），而且和近旁的導線擠在一起時，它們之間會儲存更多電荷（電容 C 升高）。兩者的乘積決定了 RC 延遲——大致就是把這根導線充電到足以被辨識為「1」所需的時間。電晶體越縮越快，導線卻越來越慢，所以在先進節點上，越來越是導線（而不是開關本身）在決定晶片能跑多快、有多耗電。

這正是當今路線圖背後那場「導線危機」。你可以在不到一皮秒的瞬間翻轉一個電晶體，可訊號要想傳到任何有用的地方，仍得沿著一條有電阻的銅導線慢慢爬過去；而如今晶片相當一部分能量，就花在把電荷推上這些導線上。工程師在好幾條戰線上反擊：增加金屬層數，讓佈線有更大的施展空間；換用在極小尺寸下表現優於銅的新導體材料（鈷、釕與鉬）——因為在那種尺寸下，銅的阻擋層襯裡會吃掉大量橫截面；並在導線之間使用低 k 介質來削減電容。最戲劇性的一步是背面供電——把又粗又佔地的電源線與接地線從擁擠的晶片正面挪走，改從背面佈線，這樣正面金屬就騰出來專門走訊號，同時削減了這些電源線原本會帶來的 IR 電壓下垂。

更深一層的啟示是：縮放已經不再是單一旋鈕。電晶體架構（先是 FinFET，再到 GAA 奈米片）解決的是開關本身；互連縮放解決的是開關之間的「管路」——而這套管路已經變成更棘手的問題。它也是把整個產業從單一的大塊單片晶粒，推向小晶片（chiplet）與先進封裝的限制之一：在更小的裸晶之間用又短又快的連接，繞開把訊號拖過一整塊巨大晶片所付出的部分代價。