電源意圖（power intent）

電源意圖是對「晶片的電源該如何被管理」所做的正式、機器可讀的描述——哪些區塊可以關掉、它們跑在什麼電壓、以及究竟有哪些保護單元守著它們的邊界。它要解決的關鍵問題是：標準的 RTL（Verilog／VHDL）只描述邏輯「做什麼」，不描述它「如何供電」。一個乘法器無論它的域能否被關掉，運作起來都一模一樣——供電結構對邏輯描述根本是隱形的。

電源意圖以一份獨立的旁檔填補這道缺口，列出電源域、供電網、電源開關、隔離單元、電位轉換器與保留策略，外加合法的電壓狀態，以及存／復與上電順序。流程中的每個工具——合成、佈局繞線、模擬、驗證——都讀同一份檔案，彼此對電源架構達成一致。業界兩種格式是 UPF（IEEE 1801 標準，以 Tcl 為基礎）與 Synopsys 較早的 CPF；把電源意圖寫對與 RTL 本身同等關鍵，因為單單漏掉一個隔離單元就可能讓晶片在喚醒時錯亂。