低功耗設計與 UPF
漏電功耗(leakage power)
漏電功耗是晶片光是「通著電」就浪費掉的能量——即使什麼都沒在切換、時脈也停了。想像一條噴嘴關緊的花園水管:理想上應該滴水不漏,但一條用舊的水管仍會從接縫慢慢滲出水滴。一顆「關閉」的電晶體就是那條漏水的管子;隨時都有一絲微弱電流偷偷穿過,乘上數十億顆電晶體後,這些細流就累積成實實在在的瓦數。
當電晶體縮小到約 90 奈米以下,漏電急遽暴增,因為更薄的閘極氧化層與更低的臨界電壓讓更多電流溜過去。兩大元凶是次臨界漏電(電流穿過幾乎關閉的通道)與閘極漏電(電流直接穿隧過超薄的閘極絕緣層)。溫度每升高 10°C,漏電大約翻一倍,所以發燙的手機比涼的漏得多很多。對策是對閒置區塊實體斷電(電源閘控),並在不需要速度的地方改用高臨界、「慢但緊」的電晶體(多臨界電壓)。
P_static ≈ V · I_leak, I_leak ∝ e^(−V_th / nV_T)
在深奈米製程中,漏電可與動態功耗相當甚至超過,尤其在常開電路與大型快取裡——這是 Dennard 微縮終結與暗矽崛起的核心推手。
又稱
另見