時脈偏斜（clock skew）

時脈偏斜是同一個時脈邊緣在兩個不同正反器上到達時間的差異——時脈從源頭出發時是一個整齊的滴答，但因為它穿過不同長度的導線、不同數量的緩衝器，便會在某個暫存器早一點落下、在另一個晚一點落下。想像一聲起跑槍，槍響先傳到近處的選手、後傳到遠處的選手：大家本該同時起跑，卻不太一致。在一顆有數百萬正反器的大晶片上，讓那聲「槍響」幾乎同時抵達所有人，正是時脈分布的核心任務。

偏斜是雙面刃。若擷取時脈比發射時脈晚到，這多出的時間就交給了資料路徑——它放鬆了建立時間、卻收緊了保持時間；若早到則相反。這就是為何偏斜並非單純要消除的缺陷；工程師會刻意運用小量、受控的偏斜（有效偏斜），從寬鬆路徑偷餘裕，借給關鍵路徑。然而失控的偏斜是神祕保持失效的主因，也是時脈樹合成存在的理由。