環繞式閘極（GAA / nanosheet）
在這一級以下的每一級晶片階梯，最後都撞上同一堵牆：電晶體越縮越小，閘極就越來越「抓不住」通道。閘極是開關的「手指」，通道則是它要捏住、好把電流截斷的那根「線」。一旦通道變得又短又寬，這根手指就只能從頂上按下去，而來自源極和汲極的雜散電壓便開始從底部把電流漏走——哪怕這個開關本該是關著的。FinFET 在約 22nm 處給出的答案，是把通道立起來，做成一片薄薄的垂直鰭（fin），讓閘極可以從三面把它包住。環繞式閘極順勢走出了顯而易見的下一步：不是包三面，而是把四面都包起來。
在 GAA 元件裡，通道不再是一片鰭，而是一小疊薄薄的水平片層（這正是 nanosheet「奈米片」一名的由來；Intel 把自家版本叫做 RibbonFET），閘極材料則完整地長在每一片片層的四周——上面、下面、兩側都包住。閘極從每一個方向把通道圍起來，就擁有了盡可能嚴的靜電控制，因而能把一條很短的通道徹底關斷，而漏電極小。這正是 GAA 所要解決的極限，也是業界大約在 3nm 到 2nm 幾代上轉向它的原因——到了那裡，FinFET 的鰭已經太高、太薄、太愛漏電，再也推不下去了。一個額外的好處是可調性：你靠把片層做多寬來設定驅動強度，而不是靠加更多的鰭，這讓設計者對一顆電晶體能輸出多大電流有了更細的掌控。
要記住，像 3nm 這樣的節點名是個行銷標籤，並不是晶片上任何東西的物理尺寸；沒有哪個閘極真的就是 3 奈米長。理解 GAA 最好的方式，是把它看成那種讓閘極始終管得住一條越來越短的通道的結構，為 CMOS 再多換來幾代縮放。比它更進一步的下一步，是把一個 n 型元件和一個 p 型元件上下疊起來，那就是 CFET，目前仍處在研究與早期開發的前沿。
channel cross-section (gate shading = #, channel = []):
PLANAR FinFET GAA / nanosheet
gate on top gate on 3 sides gate on all 4 sides
#### ##### #########
[______] #[]# #[______]#
---------- #[]# #[______]#
substrate #[]# #[______]#
--+--+-- #########
substrate (stacked sheets, gate wraps each)從 planar 到 FinFET 再到 GAA，閘極（#）把通道（[]）包得越來越多：先是一面，再到三面，最後四面全包。包得越多，意味著對更短通道的控制越嚴、關態漏電越少。
GAA 改善的是閘極對通道的控制；它本身並不能解決布線（RC）和供電（IR）這兩個瓶頸，這也正是背面供電（backside power delivery）和小晶片（chiplet）會和它一同登場的原因。