互補式場效電晶體（CFET）
把每個 CMOS 閘電路核心處的兩個電晶體想像成兩棟房子，直到今天，它們一直並排蓋在同一塊地皮上。一個是 n 型元件，另一個是 p 型，而像反相器這樣的邏輯單元兩者都需要。它們彼此緊鄰，各佔一塊地方，而這種並排的佔地面積，給一個標準單元能做到多小劃下了一道硬底線。互補式場效電晶體，也就是 CFET，對這道底線給出的回答源自一個簡單的問題：要是把一棟房子直接蓋到另一棟上面，而不是緊鄰著另起一棟，會怎樣？把 n 型電晶體疊到 p 型上面（或者反過來），讓它們共用同一塊佔地，每個邏輯單元所需的面積差不多就能減半。
這是此前那一級級元件演進之後的下一步。當平面電晶體的平坦通道再也擋不住漏電時，它在 22nm 這一代左右讓位給了 FinFET；FinFET 又在 3nm 左右把接力棒交給了環繞式閘極（GAA）奈米片，在那裡閘極從四面把通道包裹起來，以獲得更緊的控制。這每一步，都是在重塑單個電晶體的形狀，好讓它在不斷縮小的同時仍能乾淨俐落地開關。CFET 則是另一類做法：它與其說是重塑電晶體，不如說是把佈局折進第三個維度，把互補電晶體對豎著疊起來。它是對佈局密度極限給出的結構性回答，正如 GAA 當年是對漏電極限給出的回答。
難點在於，把兩個電晶體造進同一根豎直的柱子裡，是真的很難。你得在底層元件上面把頂層元件生長出來或鍵合上去，把兩者都接進單元裡又不讓各層為爭空間而打架，還要防止埋在下面那個元件產生的熱量把整疊結構烤壞。正因如此，CFET 今天還待在研究實驗室與早期開發階段，並不在你能買到的產品裡，而它天然地會與其他前沿手段搭配，比如背面供電——把供電軌道挪到晶圓背面，騰出正面那層原本擁擠的金屬，否則一個更密的疊層單元會把它堵死。
planar FinFET GAA (nanosheet) CFET (stacked)
___ _ === === <- n-FET on top
|___| | | ===== gate wraps ===
channel | | fin === all sides --- <- shared column
flat |_| ===== === <- p-FET below
n & p n & p ===
side-by-side on the plot side-by-side n over p, one footprint從平坦通道到鰭，再到環繞式閘極，每一步都在重塑單個電晶體；CFET 則是把 n 型和 p 型這對元件豎著疊起來，讓一個互補單元裝進差不多一半的佔地面積裡。
CFET 仍是處於研究與早期開發階段的元件，在產業路線圖上一般被排在 GAA 各代之後，而非任何你今天能買到的產品裡。