频率拥挤与良率

鸽笼问题，用大白话的数字说

一个固定频率的 transmon，一出生就背着一个必须命中的数字：它的跃迁频率，通常落在大约 4 到 6 吉赫之间。你不能用整个无线电频谱——控制电子学、布线、以及芯片自身的物理，把每个比特都限制在一条只有几吉赫宽的狭窄可用频带里。于是设计问题朴素得近乎残酷：你只有一格很短的搁板，却要把许多比特摆上去，还不能让任意两个落在同一点，甚至不能离得太近。

为什么不能靠太近？因为相邻的比特要互相"对话"才能做两比特门，而这些门的规则——以及驱动它们的微波脉冲——只有当两个频率离得足够远时才能干净地工作。让它们落进某段禁区，门就会失灵，本该作用于一个比特的脉冲会推动另一个，或者读出把两者混淆。每一种这样的冲突都是一次碰撞，而碰撞正是频率拥挤真正讲的东西。

碰撞从何而来：结的离散度

如果你能把每个比特都精确地放在它分配到的频率上，拥挤不过是一张整齐的座位表，碰撞永远不会发生。可你做不到。一个 transmon 的频率由它的约瑟夫森结决定，而结的强度取决于一道只有几个原子厚的氧化层势垒。两个画法完全相同的结，做出来却略有差异——这就是参数变异性，而对结来说，它顽固地大。即便是好的工艺，也会留下大约百分之一到百分之几的频率离散度，在 5 吉赫处，那就是几十到一百多兆赫的散布。

现在来算一算这个领域真正赖以生存的账。每个比特都随机地落在它的目标附近某处。当一个比特漂移到某个邻居的禁区窗口之内时，碰撞就发生了。任意单独一对是安全的概率很高；麻烦在于一块大芯片有许多对，而一个比特只有在同时躲开它与每个邻居之间的每一条碰撞规则时才算合格。把许多"几乎必然成功"的概率连乘起来，乘积就垮了下去。这就是为什么芯片一变大，良率就跌落悬崖。

Why yield collapses as a chip grows
(toy model, numbers for intuition only):

  Let p_ok = chance ONE qubit clears ALL its
             collision rules with ALL neighbours.

  Whole-chip yield ~ p_ok ^ N      (N = qubits)

  p_ok = 0.99       p_ok = 0.95       p_ok = 0.90
  --------------    --------------    --------------
  N= 10 :  90%      N= 10 :  60%      N= 10 :  35%
  N= 50 :  61%      N= 50 :   8%      N= 50 :  0.5%
  N=100 :  37%      N=100 :  0.6%     N=100 : 0.003%

Message: even a 99%-good single qubit gives a
bad whole-chip yield once N is large. Shrinking
the junction spread RAISES p_ok, and because it
is an exponent, a small gain there is huge here.

一个玩具良率模型。整片良率大致是单比特成功概率的（比特数）次幂，所以芯片越大，对结的离散度惩罚得越狠。这些数字仅供示意，并非来自某一具体器件。

读这张表，一个教训压倒一切。指数 N 由野心决定；底数 p_ok 由制造决定。你没法把 N 做小——规模化的全部意义就是更多的比特——所以唯一的杠杆，就是靠收紧结的离散度把 p_ok 推向 1。正因为它处在指数的位置上，把离散度适度收紧一点，就可能把一块毫无希望的芯片级良率，变成一块勉强可用的。这一个事实，正是为什么量子芯片设计在底层很大程度上，是一场围绕几个原子厚氧化层的争夺。

两条出路：把离散度修小，或干脆调开

面对这局面，工程师在两条战线上作战。第一条是从一开始就把结做得更均匀——更好的光刻、更稳的氧化、更紧的工艺控制——好让出厂时的离散度更小。第二条，而且越来越成为主力，是在制造之后修正频率：测出每个结实际落在了哪里，再把偏差大的那些往目标方向拨。这第二招有个名字叫结频率定标，最常见的版本是激光退火。

Trimming pulls the spread toward target
(schematic frequency axis, GHz):

  AS FABRICATED (wide spread, a collision):

   4.8       5.0       5.2
    |    *  * | *  *  * |  *      scattered
    |        ^^ two too close = collision

  AFTER LASER-ANNEAL TRIM (onto a grid):

   4.8       5.0       5.2
    |   *     *     *   |  *      on target
    |        (collision cleared)

  Anneal RAISES a junction's frequency by gently
  aging its oxide with heat; you trim UP toward
  target, never down. Aim a little low, then trim.

频率修整的示意图。结落下来时是散开的（上图），有些相撞；定标退火把它们拨到各自分配的位置上（下图）。退火只能往一个方向移动频率，所以设计上故意瞄低一点，再往上修。

在设计芯片时，把目标频率特意错开，避开每一条已知的碰撞规则，并留出一点余量。
制造之后，测出每个比特的实际频率——在室温下可以读结的电阻，它与频率相关联。
对那些落得偏低、或发生碰撞的结，施加一束短促的、局部的激光脉冲，温和地令氧化层老化，把频率往目标方向上推。
重新测量，必要时再修一次，之后才把芯片冷却下来，确认碰撞确实消失了。

一个决定性的瓶颈——把话说明白

有必要直说：频率拥挤不是一个下个季度就能工程掉的小麻烦。它是少数几个真正限制了当今固定频率超导处理器能做多大的问题之一。修整与老化已经把芯片级良率从毫无希望推到了几十个比特规模上的可用——这是实实在在的进步——但良率方程里那个指数永远不会消失。比特数每翻一番，都要求更紧的离散度，仅仅为了原地不动。

也有几条逃生口，而每一条都自带账单。可调比特靠按需移动频率来躲开拥挤——但正如可调结这一招一贯如此，它用这份自由换来了对磁噪声的敏感，从而缩短相干时间。更稀疏的连接意味着邻居更少、要满足的碰撞规则也更少——但连接更少，又可能让这些比特更难用于计算。这里没有免费的午餐；每一剂治拥挤的药，都在别处花掉了什么。