为什么不干脆做一块大芯片
造一颗更大的量子处理器，最直白的办法就是在一大片硅上画更多的量子比特。它失败的原因残酷而简单：良率。如果每个量子比特哪怕只有一点点概率落在坏缺陷上、或偏离目标频率，那么整块大裸芯片完美无瑕的概率，会随着它变大而断崖式下跌。面积翻一倍，完美芯片的几率并不会减半——而是崩塌。任何一处出现一个杂散缺陷，整块昂贵的裸芯片就报废了。
于是这个领域借用了经典芯片制造的一个窍门：做小、早测、只装好的。你不再造一颗单片处理器，而是制造许多小小的小芯片（chiplet），把每一块都在低温下测一遍，扔掉次品，然后把一组精挑细选、确认良好的裸芯片并排装在一个共用的承载件上。承载并把它们连到一起的那块东西，叫做转接板。一把小而好的芯片，胜过一颗你永远做不到完美的巨型芯片。
向上叠，而非向外摊：封装
除了良率，还有第二道挤压：每个量子比特都需要自己的控制线和读出线，而你没法让它们全都从一块平芯片的边缘挤进来——周长远在量子比特数量用完之前就先用完了。出路是向上走。在倒装芯片集成中，量子比特裸芯片被翻过来面朝下，用微小的焊球键合到另一块布线裸芯片上，于是信号从下方递送、笔直向上送到每个量子比特，而不必再从侧边慢慢爬进来。
这一切都住在一个封装里——那只机加工的金属盒子，托着芯片、把同轴线引进来、把一切锚定到冷板上，并为量子比特挡掉杂散的光与辐射。一种常见设计是三维的"量子插座"：弹簧顶针从上方压在芯片的焊盘上，不用一根引线键合就把微波信号竖直送进去。它是温暖的外部世界，与寒冷中那个脆弱电路之间，那一次机械的握手。
Cross-section of a flip-chip qubit package (side view):
coax lines in (signals from warm world)
| | |
======+========+========+====== <- package lid / shield
v v v
[ spring pins / launch pads ] <- 3D 'quantum socket'
------------------------------
| QUBIT DIE (face DOWN) | <- qubits live here
| o o o o o |
| | | | | | | solder bumps
| * * * * * | (the gap = vacuum)
============================== <- WIRING / interposer die
| routing, ground plane |
------------------------------
||||||||||||||||||||||||||||||| <- bolted to cold plate
====== metal package body ====== (~10 mK)
Key idea: qubits face DOWN over a vacuum gap; signals
arrive vertically from below, not from the chip edge.电磁与热的卫生
一只金属盒子，同时也是一个微波腔，而这正是麻烦所在。任何封闭的导体都有它自己的谐振——"盒模"——一旦其中某个恰好落在某个量子比特的频率附近，量子比特就可能把能量倾倒进盒子里、丢掉自己的状态。更糟的是，两个本该互不相干的量子比特，会借着共用的封装彼此漏入信号，这种杂散的耦合叫做串扰。好的封装，有一部分就是这门手艺：把每一个盒模，都安稳地推离量子比特所在的频率。
再来是热。量子比特必须待在十毫开尔文上下，比深空还冷，而每一根导线、每一颗焊球、每一颗螺栓，同时也是热量从更暖的级段悄悄渗入的通道。封装必须既是好的电气连接，又是好的热锚——而这两件差事，往往朝相反的方向拉扯。材料、接触压力、以及导线那纯粹的数量，全都成了一份紧绷的热预算的一部分，而这份预算会随着你增加量子比特变得更难、而非更易应付。
- 把盒子做小、接地做好，让它最低的盒模远在所有量子比特频率之上，落到害不了人的地方。
- 用许多接地连接把两块裸芯片缝合起来，让信号干净地回流、让相邻者保持隔离。
- 在每一根信号线一路向下的途中都做好热锚，让热量在还没到达量子比特之前就分级地散掉。
- 把整个封装当作一个电磁整体来仿真——芯片、盒子、导线一起算——因为意外藏身的地方，是接缝，而不是量子比特。
一张诚实的记分卡
这一切都还没有解决。封装与互连，大概是这个领域最明显卡住的地方：量子比特本身的进步，比我们把许多量子比特干净地连到一起的能力，要快得多。与其假装某条路线已经胜出，不如把这些取舍坦白地摆出来——因为并没有谁胜出。
Packaging approaches: a rough scorecard
(+ helps, - hurts, ~ depends; intuition only)
APPROACH YIELD WIRE LOSS MATURITY
DENSITY RISK
---------------- ------ ------- ------ --------
one big die --- - + high
chiplets on ++ ~ ~ medium
interposer
flip-chip + ++ ++ medium
(vacuum gap)
3D quantum ~ + + early
socket pins
Reading it: no row is all '+'. Chiplets rescue yield
but add seams (crosstalk, alignment). Flip-chip frees
wiring and cuts loss but makes the gap a tuning knob.
Every choice trades one hard problem for another.读这张记分卡，那个诚实的规律便跳了出来：每走一步，都是用一个难题换另一个难题。小芯片救了良率，却引入了可能漏信号、可能错位的接缝。倒装芯片腾出了布线、削减了损耗，却把一道机械缝隙变成了一个你必须控制到几分之一微米的频率旋钮。三维插座去掉了引线键合，却仍然年轻，而把顶针压到一块冷芯片上，又带来它自己的可靠性顾虑。