为什么一个平面会不够用
想象一个小镇，每栋房子、每条路、每根电力线都得挤在同一片平坦的田野上——而且谁都不许从别人头上跨过去。只有几栋房子时，这很容易。可一旦小镇长大，道路和线路就开始打结，平地终究不够用。量子芯片撞上的是同一堵墙。每个量子比特都需要属于自己的控制线来拨动它、属于自己的线来读回它，还要有连到邻居的耦合器。把几百个塞到一个表面上，布线就开始被憋住了。
在一张平面图上，给内圈某个量子比特的控制线，得一路蜿蜒绕到芯片边缘，在万物之间穿行却不能碰到任何一个。两个挨得太近的信号会开始相互「窃窃私语」——这种不该有的泄漏就是信号串扰。这是更大的布线瓶颈的一个侧面：问题不只是有多少线缆能接到冰箱，还在于芯片本身上到底有没有地方把它们全都布下去。
FLAT (2D) PLAN: everything fights for one surface
edge pad --[ctrl]--+ +--[ctrl]-- edge pad
| |
Q --- coupler --- Q --- coupler --- Q
| | |
[readout] [readout] [readout]
| | |
...lines must snake out to the edges, never crossing...
Inner qubits are the hardest to reach: no clear path out.两层楼：倒装芯片与硅通孔
解法和城市当年想到的一样：别在一片田里抢了，盖第二层楼。在倒装芯片集成里，你做两块芯片。一块承载娇贵的量子比特；另一块承载繁忙的布线、读出部件和信号走线。然后你把布线那块翻个面，让它面对面地架在量子比特芯片上方，中间留一道薄薄的缝，用一颗颗小小的金属凸点连起来。这样一来，拥挤的布线就住进了自己那层楼，再也不用从量子比特的表面横穿而过。
可是凸点只能把彼此相对的两个面连起来。要让信号从芯片背面出去——上到更高一层，或下到底下的封装——你就需要一条笔直穿过硅片的竖井。这条竖井就是硅通孔，简称 TSV：在晶圆上钻一个孔、内壁镀上金属，信号便能从顶面直通底面，而不必绕道边缘。TSV 是这栋楼的电梯；倒装芯片的凸点则是相对房间之间的门。
CROSS-SECTION (side view): two floors, joined vertically
control / readout wiring chip (flipped, face-down)
==============================================
|| || || || <- bump bonds
|| (thin vacuum gap, tens of microns) ||
----[Q]-------[Q]-------[Q]-------[Q]---- <- qubit chip (face-up)
|
[ TSV ] <- vertical tunnel through silicon
|
====[ package / next tier ]===================
bump = doorway between the two facing surfaces
TSV = elevator straight through the silicon把这一摞继续往上叠：完整的三维
一旦有了楼层和电梯，你就能接着往上盖。三维集成说的就是这个总的思路：把好几层叠起来、再竖着连通——量子比特层、走线层，也许还有放大器层，乃至将来的控制电子层——每一层都做它最擅长的事，靠凸点和硅通孔连在一起。这是工程师面对「平地用完了」给出的最直接的答案。
往上盖能换来两个实打实的好处。第一是地方：信号可以从背面离开，而不必沿着边缘往外爬，于是连内圈的量子比特也能有一条又短又直的路。第二是安静：控制布线和量子比特不再共用一个表面，因而更容易把吵闹的线路与娇贵的量子比特隔开、把串扰压下去。这些不是空头支票——倒装芯片和硅通孔，如今已经被用在真实的超导器件上了。
SCORECARD: flat plan vs. going 3D feature flat (2D) 3D (flip-chip + TSV) ------------------- --------------- --------------------- routing room runs out fast much more, on tiers reach inner qubits hard (snake out) easy (out the back) crosstalk control harder easier (separated) new interfaces few MANY (each adds risk) fabrication simpler harder, lower yield maturity well-proven real but still early 3D buys you room and quiet -- and charges you in interfaces.
一句老实话：每个界面都可能漏
把难处直白地说出来。量子比特的量子态很脆弱，凡是材料不完美的地方，它就会渗漏流失。每一个凸点、每一个通孔、每一处两块芯片相接的新表面，都是这种流失的新发生地。所以三维不是白来的：你拿「地方」和「安静」去换，换来的是许多新的界面，而每一个都可能让量子比特的寿命少掉一点。整门手艺，就在于把这些界面做得足够干净，让你赚到的远远多过损失的。
还有第二个、更安静的代价：良率。一块平的芯片，是「一个东西得做对」。而一摞三维结构，是好几块芯片都得做对，然后还要彼此对得严丝合缝、焊得天衣无缝。每多一道工序，就多一次让一个微小瑕疵毁掉整摞的机会。你叠的层数和连接越多，造出一个能用的就越难——而且整片芯片上，量子比特本身也参差不齐，总有一些落在目标之外。如何把这良率推上去，工程师们至今仍在摸索。
- 做出两块（或更多）芯片：一层洁净的量子比特层和一层密集的布线层，各按自己最喜欢的方式来做。
- 把布线层翻过来，面对面地对准、架在量子比特层上方，再用一颗颗小金属凸点把它们连上。
- 在硅片里钻出硅通孔，让信号能从背面离开，而不必只沿着边缘往外爬。
- 测试做好的整摞——并接受总有一些会失败，因为每多一个界面和一道工序，良率就会下降一些。