损耗到底藏在哪里
当一个量子比特慢慢遗忘自己的状态时，那份能量总得有个去处。其中相当大的一部分，会漏进芯片表面和界面上那些几乎看不见的薄层里：金属表面那层几纳米厚的原生氧化层、金属与下方衬底相接的地方，以及衬底自己裸露的那一面。这些薄层里布满了原子尺度的微小缺陷，会把微波能量吸走。把它们控制住，量子比特就活得更久；放任不管，再巧妙的电路设计也救不了你。
罪魁祸首是双能级系统缺陷，通常就简称 TLS。每一个都是一个原子或一根化学键，可以停在两个位置之一，并在两者之间翻转。当某个缺陷恰好以量子比特的频率翻转时，它就像一个微观的吸收体，吞掉量子比特的一小撮能量。这样的缺陷在那些无定形氧化层薄皮里有上百万个，它们合在一起，是限制今天量子比特能存活多久的最大因素之一。
Cross-section through one edge of a qubit (not to scale): air ------------------------------- <- native oxide skin (TLS live here) | #### superconducting film #### | =================================== <- metal/substrate interface (TLS) | | | substrate | | (silicon or sapphire) | | | ----------------------------------- '#' = the good superconductor '-' and '=' = the thin lossy layers (where TLS live)
每一层伤害有多大：参与度 x 损耗
并不是每一层有损耗的薄膜都同等重要。真正起作用的，是两个量相乘。第一个，是材料本身有多耗散——用它的损耗角正切 tan(delta) 来刻画：一个很小的数，表示材料每个周期会浪费掉能量的几分之几。第二个，是量子比特的电场有多少真的落在那一层里头——也就是它的参与度 p。一种糟透了的材料，只要电场几乎碰不到它，也造不成伤害；而一层只是略有损耗的薄膜，一旦电场往里头挤，就可能主导全局。
Each layer's contribution to loss:
loss from a layer = p x tan(delta)
p = participation ratio
(fraction of the qubit's E-field in that layer)
tan(delta) = loss tangent (how lossy the material is)
Total loss = sum over all layers, then turn into a quality factor:
1 / Q_i = sum over layers of ( p_layer x tan(delta)_layer )
Q_i = internal quality factor (bigger = lower loss = better)
Example (illustrative numbers only):
layer p tan(delta) p x tan(delta)
---------------- --------- ------------ --------------
metal oxide skin 0.001 2e-3 2.0e-6
metal/substrate 0.0005 1e-3 0.5e-6
bulk substrate 0.9 1e-7 0.9e-7
---------------- --------- ------------ --------------
sum (1/Q_i) 2.6e-6
so Q_i ~ 1 / 2.6e-6 = about 380,000从这条小小的公式里，直接就长出两个设计动作。你可以把有损耗的那一层做得更干净或更薄，从而降低 tan(delta)——这正是表面处理在做的事。或者你可以重新设计电路的形状，让电场摊得更开、在表面停留得更少，从而降低 p——更宽的间隙和更大的几何特征会把电场推进干净的体衬底里，那里 tan(delta) 极小。真正的芯片两样都做。这种逐层的核算，也给了你一份介电损耗预算：一张排好序的清单，告诉你先攻哪个界面回报最大。
两个实用的对策：干净的表面、空气桥
第一个对策直接冲着 tan(delta) 去。表面钝化是一整套清洁与保护工序：先把金属一接触空气就长出来的原生氧化层蚀刻掉，再要么给这新鲜的表面盖上一层刻意选用、损耗更低的镀层，要么对它做处理，让厚厚的有损耗氧化层再也长不回来。重点不是要往上添什么稀奇古怪的东西——而是要阻止芯片用它自己长出的氧化层悄悄毒害自己，而那正是众多 TLS 安家落户的地方。
- 剥掉原生氧化层。用温和的化学或等离子体蚀刻，去掉那层几纳米厚、寄居着大部分表面 TLS 的氧化皮。
- 趁早保护新鲜表面。在空气重新接触之前给它盖上一层——一层受控的钝化层——好让厚而杂乱的氧化层无法再长回来。
- 保持小步推进。一次只改一道工序，重新制造，再重新测量——这样你才分得清究竟是哪一步真正起了作用。
第二个对策则是机械式的、巧妙的。在真实的芯片上，接地平面会被横跨其上的信号线切成一座座孤岛，这些孤岛会漂移到略有不同的电位——既会激起杂散模式，又会让本该送给某个量子比特的脉冲渗漏到邻居那里。空气桥是一道小小的金属拱，悬空在真空中，跨过信号线，把两片接地重新缝合到一起。因为它是从空荡荡的空间里跨过去的，几乎不引入新的有损耗介质——同时还把串扰压了下去。
Airbridge stitching two ground patches over a signal line:
ground ___________ ground
======== / \ ========
======== / airbridge \ ========
======== / (free-standing) \ ========
=============== ===============
| |
| ==== signal line (passes ==== |
| underneath the arch) |
The arch reconnects the two ground sides without
touching the signal line below it -- mostly vacuum,
so it adds almost no dielectric loss.到底有没有效？测量 Q_i
在你测出来之前，这一切都没有意义。诚实的成绩单，就是内部品质因子 Q_i——一个数字，表示一个谐振器在被自身损耗阻尼掉之前能振荡多少个周期。Q_i 高就意味着损耗低。窍门在于，你通常根本不在完整的量子比特上去测它；你做一些朴素的小谐振器，让它们带上一模一样的表面和工序，冷却下来，再读出它们的 Q_i。这样更快、更便宜，还能把材料这个问题，从量子比特里其他所有事情中单独剥离出来。
有一个特征，让 TLS 很容易被认出来。TLS 缺陷在饱和之前只能吸收有限的能量，所以在很低的驱动功率下——也就是真实量子比特实际感受到的单光子量级——它们咬得最狠，Q_i 会下塌。把功率开大，它们被填满、让到一边去，Q_i 就爬上来。这种功率依赖性是一枚指纹：如果 Q_i 在低功率下比在高功率下糟糕得多，那几乎可以肯定，表面 TLS 就是你的麻烦，而表面这块就是该下功夫的地方。
Resonator Q_i vs drive power (sketch, arbitrary units):
Q_i
| ____ high power:
| _____/ TLS saturated,
| ____/ loss low, Q_i high
| _____/
| _____/
| _____/ <- TLS unsaturated here: they absorb,
|____/ Q_i is low at the single-photon level
+-------------------------------------------> drive power
(few photons) (many photons)
A strong low-power dip is the TLS fingerprint.
A good surface fix lifts the whole left-hand side up.