相干预算 — JOVANA Education

能量漏到哪里去

一个超导量子比特，就是一个微小的谐振器，里面装着单个微波能量包。它的相干时间，不过是诚实地度量这个能量包在量子态丢失之前能存活多久。所以核心的设计问题很朴素：能量去哪儿了？它不会凭空消失——它漏进了某个东西里，而在一块真实芯片上，可供它漏的地方就那么几处。

在量子比特真正运行的条件下——能量只有几个光子、温度低到毫开尔文——最大的罪魁祸首是一种叫做双能级系统（TLS）的缺陷。TLS 是一个原子、或一小撮原子，通常藏在薄薄的氧化层里、或在某个表面上，它能在两种构型之间翻来翻去。不巧的是，它翻动的频率可能恰好与量子比特的频率几乎一致。一旦如此，它就像一根微小的共振天线，吸走量子比特的能量，再把它当作热量倾倒掉。

参与率乘损耗角正切：要记住的那张图

TLS 并不悬在空旷之处，它们住在材料里——金属表面的氧化层、下方的衬底、两者之间的界面。某一小块坏材料会不会害到你，取决于两件彼此独立的事，而把这两件事分开看，正是全部诀窍。第一：这材料本身有多损耗？第二：量子比特的电场有多少真正落在这块材料里？一块再糟糕的材料，若电场几乎碰不到，也无伤大雅；一块还算不错的材料，若浸泡在电场里，却可能成为主导。

Loss from one region (plain symbols):

  loss(region) = p * tan(delta)

  p          = participation ratio
               (fraction of the qubit's electric
                energy stored in that region; 0 to 1)
  tan(delta) = loss tangent of the material
               (how lossy the material is per cycle)

Total loss = sum of p * tan(delta) over all regions.
Q_i (internal quality factor) = 1 / (total loss).

So a region only matters when BOTH p and tan(delta)
are appreciable. Either one near zero -> little harm.

"参与率乘损耗角正切"那张图。每个区域的贡献，是它分到的电场份额 p 乘以材料的损耗程度 tan(delta)；内品质因数 Q_i 不过是总和的倒数。

p 乘 tan(delta) 这个乘积，就是整个领域赖以运转的思维模型。工程师真正测量的，是它的倒数——内品质因数 Q_i：Q_i 高，意味着损耗低、谐振寿命长，量子比特也活得更久。你会先在一个裸测试谐振器上、在单光子功率与毫开尔文下测出 Q_i——因为这才是要紧的工况——并把它当作仪表，用来判断上个月那次工艺改动到底有没有帮上忙。

一份按区域分的损耗预算

一旦你接受了"损耗是各区域之和"，就可以像会计记账那样把它写下来。一个平面量子比特的电场，分摊在几个有名有姓的地方：金属下方的体衬底、金属与空气的表面、金属与衬底的界面、衬底与空气的界面，以及上方的真空。每一处都分到一个参与份额 p，并带着一个材料损耗角正切。两者的乘积，就是这个区域在预算里的那一笔。

Illustrative loss budget for a planar qubit
(numbers are rough, for intuition only):

  REGION              p (field    tan(delta)   p*tan
                       share)      (lossiness)
  ------------------  ----------  -----------  --------
  bulk substrate       ~0.90       1e-7         ~1e-7
  metal-air surface    ~0.001      2e-3         ~2e-6
  metal-substrate if.  ~0.002      1e-3         ~2e-6
  substrate-air if.    ~0.003      1e-3         ~3e-6
  vacuum (above)       ~0.09       0            0
  ------------------  ----------  -----------  --------
  TOTAL loss ~ sum of last column ~ 7e-6
  Q_i ~ 1 / total ~ 1.4e5

Note: the substrate holds ~90% of the field but is
very clean, so the THIN, BAD interfaces (tiny p,
large tan delta) end up dominating the total.

一份粗略的损耗预算账本。衬底承载了大部分电场，贡献却很小；而原子级薄的界面——p 小但损耗角正切大——反倒占了主导。这些数字仅供示意，并非来自某一具体器件。

读这本账，一个反直觉的教训立刻跳出来。衬底承载了大约九成的电场，但因为高电阻率硅或蓝宝石这样的好衬底极其洁净，它几乎不花你什么代价。真正的损害来自界面——那些只有几个原子厚的薄层，只占千分之一的电场，却损耗得厉害，反而主导了总量。这正是为什么大量的工艺努力，都投在那些薄到几乎看不见的表面上：预算其实就花在那儿。

在候选衬底与工艺上做出裸测试谐振器——还没有量子比特，只是那把损耗的尺。
冷却到毫开尔文，在单光子功率下测量 Q_i，那正是 TLS 危害最大的时候。
只改一样东西——更温和的氧化层刻蚀、更宽的间隙、更洁净的沉积——再测一次，看是哪一笔账动了。
只有当裸谐振器已经足够洁净，才把这套工艺用到真正的量子比特上——那里还有许多别的环节也可能出错。

这份预算诚实地买到了什么

损耗预算是一面强大的透镜，但有必要把它管什么、不管什么说清楚。它涵盖介电损耗——被有损耗的绝缘体及其中的 TLS 吸走的能量——这是做工良好的谐振器里最主要的那条通道。但它本身并不能解释量子比特死亡的所有其他途径：杂散的准粒子、向布线的辐射、或让频率抖动的噪声。这份预算是最大的那一块，却不是故事的全部。

这里还有一处让人谦卑的微妙：单个 TLS 是离散的，还带点随机。同一片晶圆上，一块芯片也许正好有一个讨厌的缺陷停在某个量子比特的频率上，旁边那块却没有。于是 Q_i 与相干性会在器件之间起伏，甚至在几个小时里随缺陷游走而漂移。损耗预算能预测一套工艺的平均表现，却无法保证某一块具体芯片不会摊上一次坏运气。诚实的设计，是为这种离散度做准备，而不只盯着平均值。