为什么要 10 毫开尔文，氦又是怎么把你带到那里
一个超导量子比特以几吉赫振铃。问题在于，寻常的室温热是一阵不停歇的随机能量鼓点，而在室温下，这阵鼓点远比量子比特的单个微波量子要响——于是在你算出任何东西之前，热就会把量子比特一遍遍翻转。解决办法既粗暴又物理：把热拿走。把芯片冷到大约 10 毫开尔文，也就是绝对零度之上约百分之一度，那阵热鼓点才终于落得比量子比特自身的能量更轻。唯有到那时，一个量子态才能安静地待足够久、变得有用。
普通冰箱、乃至液氦本身，都到不了那么低。稀释制冷机靠一个巧妙的把戏抵达那里，关键是氦的两种同位素：氦-3 和氦-4。在大约 0.87 开尔文以下，两者的液态混合物会分成两层，像油浮在水上。把氦-3 原子从富集层推过界面进入稀薄层需要消耗能量，而这份能量是以热的形式，从混合腔所接触的一切上被拖走的——就像汗水蒸发时带走你皮肤上的热，只是更冷、而且连续不断。只要泵一直转，寒冷就一直流出。
thermal energy k_B * T vs qubit photon h * f
at T = 10 mK : k_B*T ~ 0.21 GHz
qubit : h*f ~ 5 GHz
0.21 GHz << 5 GHz -> random heat can no longer easily
flip the qubit. that gap is the
whole reason for going to mK.各级温区：一颗洋葱般的板层，一层比一层冷
稀释制冷机是一摞金属板叠起来的，每一块都比上一块更冷，像吊灯一样悬着。热量不会从室温一步跳到 10 毫开尔文凭空消失；它是在下行途中，一块板一块板地逐级卸掉的。一套有用的标号——各台机器略有不同——大致是：一块 50 开尔文板、一块 4 开尔文板、约 0.8 开尔文的蒸馏器、约 0.1 开尔文的冷板，以及芯片真正所在、位于基温的混合腔。每一根信号线和同轴线都要穿过它们全部。
对芯片设计最要紧的数字在下表右栏：制冷功率，即每块板每秒能抽走多少热。从上往下读，一个事实跳了出来——板越冷，能带走的热越少。4 开尔文板能轻松甩掉约一瓦；而基温的混合腔只能应付区区几百微瓦，是前者的百万分之一量级。（具体数字因机型而异；这些是诚实的数量级，不是规格表。）
STAGE TEMPERATURE COOLING POWER (order of magnitude)
------------------ ------------------ ---------------------------------
room ~300 K (the warm world; not cooled)
50 K plate ~50 K a few watts
4 K plate ~4 K ~1 watt
still ~0.8 K ~tens of milliwatts
cold plate ~0.1 K ~hundreds of microwatts
mixing chamber ~0.01 K (10 mK) ~hundreds of microwatts or less
^^^ the chip lives here ^^^
rule of the stack: colder plate -> far less cooling power.为什么每一根输入线都被刻意削弱
导线有一件别扭的事：同一根把你的控制脉冲送下去给量子比特的同轴线，也会把热噪声往反方向带回来——一缕来自上方房间、温暖而随机的微波光子，正悄悄漏下来。哪怕只是几个这样的杂散光子，都足以扰乱一个量子比特。于是设计者做了一件听上去反过来的事：他们故意把信号丢掉。低温衰减就是在每一层冷板上给输入线装上小衰减器，削弱脉冲——而关键在于，也一并削弱了搭着它一起下来的温暖噪声。
削弱信号为什么能让它变干净？衰减器其实就是一个电阻网络。它吸收掉大部分通过的功率，再只重新发出与它自身温度相称的那点温和热噪声。于是装在 4 开尔文板上的衰减器，用 4 开尔文的噪声替换掉室温噪声；靠近芯片的另一个，再把它替换成毫开尔文级的噪声。一级接一级，每块板都把更冷、更安静的信号交给下一级，而衰减器吸收的热被排到制冷机真正能冷却的板上。你的脉冲到达时虽弱，却浸在近乎完美的安静里。
room (300 K) ---[ -20 dB @ 4K ]---[ -20 dB @ mK ]--- qubit
| | |
noisy pulse warm noise millikelvin
+ warm noise replaced by noise only:
4 K noise very quiet
a common starting split is ~20 dB at 4 K and ~20 dB near
the chip, but the exact numbers are tuned per fridge,
per line -- there is no single right answer.热预算：扩展撞上的那堵墙
现在把两半拼起来。底板只能带走区区几百微瓦，而你每加一根电缆、一个衰减器、一个放大器、一个滤波器，都会往某块板上倾倒一些热。低温热预算不过是把这一切算成一本账：在每块板上，沿线传导下来的热，加上就地耗散的热，对所有线路求和后，必须低于这块板能抽走的量。一旦越线，整个温区就会升温，量子比特随之罢工。
几个量子比特很轻松。只有当你设想成千上万条控制线和读取线全挤进同样的冷温区时，这本账才咬人：你没法简单地多塞几根线，因为最冷的板子早在你用完物理空间之前，就先用光了制冷能力。这是量子芯片扩展中一堵真实而不起眼的墙——也正因如此，当前大量工作投在制冷机内的低温 CMOS控制芯片、能让每条线承载更多量子比特的复用读出，以及把笨重元件缩小上。这些方向都有前景，也都还很早。
到达基温是必要的，但还不够。一旦芯片冷下来、线路也安静了，仍然限制量子比特的，是材料本身的损耗——而这有一种利落的记账法。芯片的优劣，即它的内部品质因数 Q_i，会在量子比特的电场与损耗物重叠时下降：表面氧化层、各种界面、零散的缺陷。下面的公式把它拆成一个参与比（电场有多少落在某个区域里）乘以该区域的损耗角正切（这个区域有多损耗）。冷只是入场费；干净的材料才是你真正取胜的地方。
1 / Q_i = sum over regions of ( p_region * tan_delta_region )
where
p_region = participation ratio: fraction of the qubit's
electric-field energy stored in that region
tan_delta_region= loss tangent: how lossy that material is
read it plainly:
* a region only hurts if BOTH p and tan_delta are non-trivial
* shrink p (keep the field out of bad surfaces) OR
shrink tan_delta (use cleaner materials) to raise Q_i
* higher Q_i -> energy leaks away more slowly -> better qubit
note: always check the drive power -- a Q_i quoted at high power
can be many times the single-photon Q_i a qubit actually lives with.