硅基自旋量子比特
自旋量子比特把量子信息存储在一个被囚禁在微小硅器件中的单个电子（有时是单个原子核）的自旋里。你可以把电子的自旋想象成一根微观的指南针："自旋向上"扮演量子比特的 |0>，"自旋向下"扮演 |1>，而一个精心调谐的磁场再加上微波脉冲，就能把这根指针旋转到两者之间的任意叠加态。整套结构看上去和一个晶体管惊人地相似。
人们之所以激动，最主要的原因是尺寸和可制造性。一个自旋量子比特可以只有几十纳米大小——远小于transmon，后者是一个毫米尺度的电路。更妙的是，这些器件用硅制成，采用的正是已经能在一块芯片上印出数十亿个晶体管的同一套 CMOS 制造工艺。这个押注一句话就能说清：如果一个量子比特看上去就像一个晶体管，那么也许这个市值万亿美元的半导体产业最终能造出数百万个。这是一个制造上的押注，而不是一件已经完成的产品。
诚实地说说它的弱点：自旋量子比特对其所处的材料环境极其敏感。硅中游离的核自旋和电荷噪声会扰乱量子态，这在历史上一直损害着相干时间。改用同位素提纯的硅-28（它没有核自旋）能带来很大改善，在最好的器件上，报道的单量子比特和双量子比特门保真度已经攀升到 99% 以上。剩下的难题是规模化下的一致性：要造出一百万个彼此足够接近、能够被统一控制的量子比特，并把它们全部连线起来。
# Modality-agnostic: a 2-qubit circuit in Qiskit. # The SAME logical circuit can target a spin-qubit, # transmon, or trapped-ion backend -- only the # hardware compiler and timings change underneath. from qiskit import QuantumCircuit qc = QuantumCircuit(2, 2) qc.h(0) # put qubit 0 into a superposition qc.cx(0, 1) # entangle qubit 0 and qubit 1 qc.measure([0, 1], [0, 1]) print(qc)
拓扑量子比特
拓扑量子比特尝试了一种根本不同的策略：它不靠持续不断的纠错来对抗噪声，而是力图让硬件对局域噪声天生具有抵抗力。其思路是把量子信息以非局域的方式存储——把它分散在整个系统中，使得任何微小的、局域的扰动都既读不出也破坏不了它。一个常见的比喻是辫子：如果你把信息编码在几股线相互编织的方式里，那么一次微小的局域戳碰无法解开一条辫子，只有刻意的、整体性的重新排布才能改变它。
它所设想的基本构件是一些奇异的准粒子（常被讨论为马约拉纳零模，Majorana zero modes），理论预言它们会出现在特殊的超导纳米线两端。理论上，存储在它们集体态中的信息受到拓扑的保护——受保护的是整体的图样，而不是任何一个脆弱的局部。如果它能在大规模下奏效，就有可能大幅降低普通量子纠错所要求的那种惊人的开销。
还有一处诚实的微妙之处："受拓扑保护"并不等于无差错。即便在最理想的理论中，这种保护也只是部分的——它压制的是某些局域错误，而你能"免费"做的门也很有限，所以你仍然需要额外的技术（很可能还需要一些纠错）才能达到完整的容错。它的吸引力在于，从一个噪声本底从一开始就被压得更低的硬件平台出发，这和大多数超导与离子方案所走的表面码路线是一个不同而互补的押注。
一份权衡取舍的评分表
没有哪一种路线在所有方面都最好。每一种都在相干性、速度、连通性和可制造性之间互相权衡取舍。下面是一份诚实而刻意做得粗略的评分表——它给的是方向性的感觉，而不是精确的基准数据，而且这些数字每年都在变化。
MODALITY QUBIT SIZE GATE SPEED CONNECTIVITY MFG PATH MATURITY
-----------------------------------------------------------------------------
Superconducting ~mm fast (ns) near-neighbor custom fab most mature
(transmon)
Trapped ion atom-scale slow (us) all-to-all vacuum/optics mature,
per gate (small traps) small N
Spin (silicon) ~10s nm fast (ns) near-neighbor CMOS (!) promising,
early
Topological (proposed) (proposed) (proposed) exotic largely
materials unrealized
Legend: ns = nanoseconds, us = microseconds. "MFG PATH" = manufacturing path.
These are rough, directional comparisons -- treat them as intuition, not data.对这张表做几点诚实的解读。离子阱往往拥有最长的相干时间和极佳的保真度，并天然具备全连通耦合，但门速度慢、规模化棘手。超导系统速度快、工程上最成熟，但量子比特体积大，需要毫开尔文量级的制冷机。自旋量子比特体积极小，有望搭上 CMOS 这趟便车，但还很年轻，且要和材料噪声搏斗。拓扑则是一张未知数的牌：保护机制有可能彻底改变格局，但它还不是一个你能拿来运行电路的工作平台。
为什么至今还没有明确的赢家
人们很容易想要一种唯一"最好"的量子比特，就像经典计算最终被某一种芯片架构所主导那样。但量子硬件还远没到那一步，假装情况并非如此，正是本指南所要避免的那种炒作。原因在于，目标并不是今天这种带噪声的机器——而是未来一台容错的计算机，它拥有许多可靠的逻辑量子比特，而我们还不知道哪一种物理平台能以最低的代价抵达那里。
每一种路线都在被同时按一张严苛的、多维度的清单来评判：要有足够高的门保真度以越过纠错阈值，要有足够长的相干性，要有快速的门、良好的量子比特之间的连通性，以及——这一点至关重要——一条通向数百万量子比特的可信路径。一个平台可能在其中三项上都很出色，却在第四项上栽了跟头。今天，超导和离子机器在已演示的成果上领先；自旋量子比特在制造的故事上领先；而拓扑路线目前只在纸面上领先。
所以，正确的态度是既有耐心又抱持多元的可能。完全有可能这个领域最终会针对不同的任务采用不同的路线，或者由某种混合方案胜出，又或者今天的领跑者被人超越。诚实地承认不确定性并不是这个领域的弱点；它只是对科学目前真实所处位置的一种准确描述。
控制电子学与协同设计
下面是营销幻灯片通常会略过的一部分故事：量子比特只是整台机器的一半。每一个量子比特都需要控制电子学来产生它所需的精确微波或激光脉冲，把信号送进去，再把测量结果读出来。当你从几十个量子比特扩展到成千上万乃至更多时，这一控制层就会成为最主要的工程瓶颈之一——它有时被称为"布线问题"。
对于那些在低温下运行的平台，这个挑战最为尖锐。超导量子比特和硅基自旋量子比特生活在接近几毫开尔文的稀释制冷机里，然而今天大部分控制电子学却处在室温下，这意味着每几个量子比特就要有一大束电缆一路通进制冷机。你没法把一百万根电缆塞进一台制冷机。自旋量子比特在这里又多了一条有意思的有利论据：因为它们是用 CMOS 制造的，所以有希望把控制电路做在同一块芯片上或紧挨着它，并工作在低温下（"低温 CMOS"，cryo-CMOS）。