第 3 篇結束的地方：純矽幾乎不導電
從第 2 篇你帶著那張決定一切的圖：像矽這樣的半導體有一條滿滿的價帶，上方有一條空的導帶，中間隔著一道能隙——一級禁止的階梯，對矽而言約 1.1 電子伏特寬——電子必須先跳過它才能載送電流。那道能隙正是矽和金屬（完全沒有能隙）與鑽石絕緣體（能隙 5.5 電子伏特，高到根本跳不上去）之間的全部分野。矽恰好落在甜蜜的中間：那級階梯是真的，卻不是高不可攀。
在完美純淨的矽裡，唯一的導電辦法就是向熱能借力，靠運氣把一個電子踢過那級階梯。每一個成功跳過去的電子，都會在價帶留下一個空座位——一對電子—電洞對。這就是為什麼純半導體叫做本質半導體：它那寥寥可數的載子全都來自它自己受熱激發的電子，成對出現，一個電子配一個電洞。而且真的寥寥可數。室溫下矽大約只湊得出每立方公分 10^10 個載子——聽起來很多，直到你想起同一立方公分裡有大約 5 x 10^22 個矽原子。粗略算來，每一兆個原子裡才有一個借出了載子。
n 型：塞進一個多出一顆電子的原子
矽是第四族：每個原子把它的四顆價電子分享到四條共價鍵裡，每一顆電子都綁死在某條鍵上。現在來看摻雜的把戲：把晶格裡某一個矽原子換成第五族的原子，例如磷，它帶著五顆價電子來到一個只為四顆而建的社區。其中四顆照常安頓進四條鍵。第五顆卻沒有鍵可加入——它被晾在那裡，只鬆鬆地繫在自己的磷核上。這種慷慨地多出一顆電子的摻質，就叫施體。
那第五顆電子被綁得有多鬆？用能帶的語言說，施體在導帶正下方造出一個被填滿的能階——對矽中的磷而言，只在導帶下方約 0.045 電子伏特，相較之下整道能隙有 1.1 電子伏特。記得室溫的熱能大約是 0.026 電子伏特。所以整道能隙那級階梯，電子只有靠罕見的運氣才跳得過；而施體那級小小的階梯，卻幾乎一送上門就被跨過：室溫下幾乎每一個施體都早已把它的電子交給了導帶。摻雜並沒有把整道能隙降低——它只是在能隙頂端正下方擺了一塊方便的墊腳石。
現在來數一數。只要每立方公分加進 10^16 個磷原子——大約每五百萬個矽原子配一個磷，也就是百萬分之幾——你就往導帶灌進了大約 10^16 個自由電子。拿它和本質狀態下的 10^10 相比，自由電子數目暴增了百萬倍，於是電導率也大致跟著跳升同樣的倍數。由於現在電流壓倒性地由帶負電的電子載送，這就是 n 型半導體。電子是多數載子；那些仍潛伏著的少數熱電洞則是少數載子。
p 型：換一個少了一顆電子的原子
把同一個念頭反過來跑一遍。把一個矽原子換成第三族的原子，例如硼，它只帶三顆價電子來到一個要四顆的位置。它的三條鍵照常填滿；第四條鍵卻少了一顆電子——鍵結網絡裡的一個空缺。這種渴求電子的摻質叫受體，它在價帶正上方造出一個空的能階（對矽中的硼而言同樣只高約 0.045 電子伏特）。隔壁的一顆價電子只需要一點點熱的推力就能跳上去把它填滿——而它一填滿，就在價帶裡留下了一個電洞。
這裡有一張每個初學者都會被絆倒的圖，所以放慢腳步。電洞不是一顆你能捧在手裡的正粒子——它是電子的缺席，而它之所以會動，是因為它的鄰居在動。想像一排坐滿的戲院座位，只有一個空位。一個人挪過去把它填滿；現在他原本的座位空了。又有人來填那個位子；於是空位就沿著這排、朝著和人們相反的方向移動。電洞的行為就恰恰像一顆帶正電的真實粒子，在電場中朝著和電子相反的方向漂移。由於這裡的電流是由這些帶正電的電洞載送的，這就是 p 型半導體：電洞是多數載子。
數載子、遷移率，以及誠實的極限
電導率其實是記帳：你有多少載子、每個載子帶多少電荷、它移動得多靈活，三者相乘。用符號寫，電導率 =（電子數）(電荷)(電子遷移率) +（電洞數）(電荷)(電洞遷移率)。在本質矽裡兩個數目相等、兩項都微小。摻雜打破了這份對稱——n 型裡第一項遠遠壓過第二項，p 型則相反——並讓你只靠選擇加多少摻質，就能把載子數目在許多個數量級之間轉動旋鈕般地調整。真正的超能力，是這份刻意的掌控，而不是原始的電導率大小。
遷移率值得一個誠實的註腳。在矽裡，電子比電洞靈活大約三倍（大致是 1400 對 450 平方公分每伏特每秒），因為電洞的移動其實是一整排價電子費力的挪動。這份不對稱不是趣聞——它正是為什麼 n 通道電晶體切換得比 p 通道快，也是為什麼晶片設計者必須把兩種型別做成不同尺寸。而且就如第 3 篇所說，遷移率會隨溫度升高、也隨你加更多摻質而下降，因為更熱的原子和更多的雜質位置都把載子散射得更凶。
Silicon band picture (energy increases upward)
conduction band ---------------------------- empty at 0 K
^ . donor level (P): ~0.045 eV below CB -> n-type
BAND | gap = 1.1 eV
GAP | o acceptor level (B): ~0.045 eV above VB -> p-type
v
valence band ========================== full at 0 K
intrinsic Si : ~10^10 carriers / cm^3 (electrons = holes)
silicon atoms: ~5 x 10^22 atoms / cm^3
add ~10^16 P / cm^3 (about 1 P per 5,000,000 Si atoms)
-> ~10^16 free electrons / cm^3
-> ~1,000,000x more conductive, and now n-type兩個誠實的極限。第一，摻雜過的（外質）半導體只在一段中間溫域裡乖乖聽話——也就是載子數目被釘在摻質濃度上的那個外質區。冷到某個程度，載子就「凍」回它們的施體上；熱到某個程度，跨越整道能隙的熱生成又淹沒了摻雜，材料便退回本質行為，連同它所有的溫度敏感性。第二，這整套乾淨的故事建立在驚人的純度之上：背景雜質必須遠低於刻意加入的摻質濃度，否則你根本控制不了哪一種載子勝出。半導體級的矽，是人類製造出來最純的物質之一。
把 n 和 p 併在一起：pn 接面
n 型或 p 型單獨存在時都變不出什麼魔法——各自只是一個你能調的電阻。魔法從你把它們接起來的那一刻才開始。做出一塊單一的矽晶體，一側是 n 型、另一側是 p 型，你就造出了一個 pn 接面，這是幾乎所有電子元件賴以搭建的原子。在交界處，兩群載子沒法對彼此視而不見。擠在 n 側的電子往 p 側擴散過去；擠在 p 側的電洞往 n 側擴散過來。它們相遇的地方就複合——一個電子落進一個電洞——兩者一同消失。
這場相互的清空在接面兩側留下一層薄薄的空乏區，可動載子被掃得一乾二淨。但固定的離子核留了下來：n 側裸露出帶正電的施體離子，p 側裸露出帶負電的受體離子。這些被揭露的電荷建立起一個由 n 指向 p 的內建電場——一座電壓小丘，對矽而言約 0.7 伏特——它反推任何進一步的擴散。當電場的推力恰好平衡擴散的擠力時，系統就安定於平衡。現在你有了一個不對稱的元件：讓電流朝一個方向翻過那座小丘，遠比朝另一個方向容易。