翻轉晶粒：從邊緣到整張臉
在第一關你認識了經典的打線：晶粒臉朝上，黏在封裝上，機器把細如髮絲的金線或銅線，從晶片*邊緣*上的每個焊墊一根根縫到基板上。它能用、便宜，每年出貨數以兆計。但注意它的幾何形狀——每一條連接都得抵達周邊。一塊方形晶粒就只有那麼多邊，遲早會沒地方放。一塊 10 mm、焊墊間距 50 µm 的晶粒，繞著邊緣大概塞得下兩三千條線，而每一條都是一根又長、又帶電感的小天線。
覆晶把「只能用周邊」這條規則整個丟掉。直接在晶片焊墊上長出微小的焊錫凸塊——不只繞邊緣，而是鋪滿整張臉，排成一個叫做*面陣列（area array）*的規則格子。接著把晶粒實實在在地翻過來，臉朝下對準封裝基板上相符的焊墊格子放下，再一次把所有凸塊熔接，讓每一顆都形成永久接點。如今整個二維的矽表面都接上了線，而不只是它那條一維的邊界。可用連接數，從*周邊*（與邊長成正比）一躍變成*面積*（與邊長平方成正比）。
Wire bond (peripheral) Flip-chip (area array)
pads only on the edge pads across the whole face
+-----------------+ +-----------------+
| o o o o o o o o | | o o o o o o o o |
| o o | | o o o o o o o o |
| o (die) o | | o o o(die)o o o |
| o o | | o o o o o o o o |
| o o o o o o o o | | o o o o o o o o |
+--\___________/--+ +--(face-down)----+
gold wires loop out bumps join straight down
I/O count ~ 4 * (side / pitch) I/O count ~ (side / pitch)^2
e.g. 10mm @ 150um pitch: e.g. 10mm @ 150um pitch:
~ 260 wires ~ 4400 bumps長出凸塊：電鍍、回焊與自我對準
焊錫凸塊不會直接長在裸鋁上——焊錫沾不上去，還會毒化底下的金屬。所以在放任何焊錫之前，晶圓廠會先鍍上一層凸塊下金屬層（UBM）：一疊薄薄的金屬（常用 Ti 或 Cr 增加附著，再來 Cu，最後封一層 Ni），焊錫樂於潤濕它，它也充當擴散阻障。凸塊本身才在 UBM 上長出來——經典做法是把焊錫電鍍進光阻遮罩的開口裡，不過印膏、植球也都行。到這一步，你手上就有一片插滿數千根矮胖焊錫柱的晶圓。
魔法發生在回焊（reflow）。把翻好的晶粒放到基板上，讓每顆凸塊正好坐在目標焊墊上，再把整個組件加熱越過焊錫熔點。每根焊柱塌成一顆熔融的小球——這時表面張力會幹一件美妙的事。液態凸塊想讓表面積最小，於是它會把晶粒拉到跟底下焊墊近乎完美的對齊，就算放置機台原本偏了好幾微米也一樣。接著組件冷卻、接點凝固。這種溫和的自我修正，就是「受控塌陷」——也讓最初 IBM 的這種接點得到它著名的名字：C4——受控塌陷晶片連接（Controlled Collapse Chip Connection）。
- 鍍 UBM——在每個焊墊上濺鍍一疊薄薄的附著／阻障／可潤濕金屬，讓焊錫能接合、又不會吃掉晶片金屬。
- 長凸塊——把焊錫電鍍（或印刷）進遮罩開口裡，再剝掉遮罩，晶圓上便留下一根根焊柱。
- 切割並翻面——把晶圓鋸成一顆顆晶粒，每顆都翻成臉朝下，對準基板。
- 回焊——加熱到焊錫熔點以上；凸塊熔化，表面張力讓晶粒自我對準，再冷卻、定位鎖死。
- 清洗並填底膠——洗掉助焊劑殘留，接著在最後固化前注入底膠（下一節）。
C4 與微凸塊：兩種尺寸、兩種任務
凸塊並非都一樣大，而尺寸會告訴你它的任務。經典的 C4 凸塊是大顆的那種：高約 80–150 µm、間距約 130–200 µm，用來把晶粒直接接到有機封裝基板上。它們扛得了不小的電流，吃得下有機基板那種較粗的結構，三十年來一直是覆晶的主力。把它們想成封裝裡那種粗壯的鉚釘。
微凸塊（microbump）則是又新又小的表親：銅柱頂端只蓋一薄片焊錫，寬僅約 10–25 µm，間距已從 40 µm 一路逼近 10 µm 甚至更小。它們密到根本落不到有機基板上，所以是用來接晶粒對晶粒、或晶粒對矽中介層——正是我們在 2.5D 與 3D 整合堆疊晶片時會重複用到的積木。銅柱讓接點又高又硬、鄰居不會橋接，而頂上那薄薄的焊錫帽，仍提供一個能自我對準、可回焊的連接。
C4 bump Microbump (Cu pillar)
diameter ~80-120 um ~10-25 um
pitch ~130-200 um ~40 um -> 10 um (and falling)
joins die -> substrate die -> die / die -> interposer
structure solder ball Cu pillar + thin solder cap
current per bump high low (but thousands of them)
role 1st-level to pkg dense chip-to-chip / 3D stack
die [][][][][][][][][][][][] <- microbumps (fine)
==========================
interposer / lower die
O O O O O O <- C4 bumps (coarse) to substrate
+--------------------------+
| package substrate |為什麼底膠不是可有可無
面陣列這麼好用，帳單在這裡。矽和有機封裝基板是不同的材料，加熱或冷卻時膨脹的幅度不一樣——它們的熱膨脹係數（CTE）不同。矽幾乎不動（約 2.6 ppm/°C）；有機基板膨脹得好幾倍（約 17 ppm/°C）。每當晶片開機升溫、或關機降溫，基板就在那塊硬挺晶粒*底下*伸縮，而晶粒卻幾乎不動。夾在中間的焊錫凸塊，被來回剪切，就像橋上的鉚釘在熱脹冷縮中反覆受力。
受力最慘的凸塊，是離晶粒中心最遠的那些——四個角——因為剪切量隨離中性點的距離（DNP）而增大。放著不管，那些角落接點會在數千次電源循環中累積疲勞裂紋，最後失效。解藥是底膠：一種掺了細二氧化矽填料的液態環氧樹脂，沿晶粒邊緣點出，靠毛細作用滲進晶粒與基板之間那道細縫，把每顆凸塊都包起來。等它固化成堅硬的固體，便把整層三明治黏成一體，讓晶粒與基板像同一塊物體般一起動——並把熱機械應力從脆弱的焊接點上卸下，分散到整個接合面積。
Without underfill: substrate stretches, die doesn't -> bump shears
die [###] [###] [###] [###] (rigid, low CTE)
|| || || ||
bumps \\ || // /// <- corners sheared the most
sub -->-->-->-->|<--<--<--<--<-- (expands more, high CTE)
farther from centre = bigger shear = first to crack
With underfill: epoxy locks die + substrate as one body
die [#######################]
[ssssss UNDERFILL ssssss] <- shares the stress over
[ o o o o o ] the WHOLE bonded area;
sub [#######################] each bump sees far less
Result: thermal-cycle lifetime improves by ~10x or more.更細的間距：更多頻寬、更少餘裕
為什麼整個產業不斷把凸塊推得更小？因為兩顆晶片間的頻寬，大致是*線數 × 每條線速度*。把間距減半，同樣的佔位面積就塞得下四倍的凸塊（這是面積，隨 1/間距² 擴張）——四倍的平行線數、四倍的原始頻寬，而且不必把任何一條連結時脈拉得更快。正是這根槓桿，讓 HBM 堆疊能透過數千條細微凸塊一次跟邏輯晶粒對話，而非靠寥寥幾條快到尖叫的串列通道。
但你從間距上每削掉一微米，就同時在好幾條戰線上吃掉可靠度餘裕。凸塊越小，每顆能扛的電流越少（對供電不利，也更容易發生[[electromigration|電遷移]]——原子在高電流密度下實實在在地遷出接點）。間距更緊，意味著更小的對位偏差就能把兩個鄰居橋接成短路，而回焊時自我對準的回復力也更弱。再者，底膠的縫隙變得太薄，二氧化矽填料顆粒幾乎擠不進去——環氧樹脂根本流不到晶粒底下，逼著改用預塗或模封型底膠。頻寬與可靠度往相反方向拉扯；先進封裝，就是這場取捨的藝術。