一個電路的兩張圖
你到目前為止遇過的每一個電路，都活在電路圖裡——一張乾淨的邏輯圖，其中電阻符號可以擺在任何地方，兩條交叉的線並不相連，唯一要緊的只有什麼接到什麼、以及每個零件的數值。上一篇展示了故事的另一半：實體的印刷電路板，一塊夾著銅層、防焊層與絲印的 FR-4 三明治。這篇要把兩者結合起來。你的設計工具（像 KiCad、Eagle 或 Altium 這類 EDA 套裝軟體）正為此備有兩個彼此連動的編輯器：電路圖繪製，讓你畫出邏輯；以及 電路板佈局，讓你把那份邏輯擺到真正的銅上。
兩者之間的差別，就是整場遊戲的關鍵。電路圖擺脫了幾何——它在乎的是連通性而非距離，所以你會為了讓人讀得懂而去排版。佈局則受物理束縛——每個零件都佔據真實空間，每一條連接都成為一條有真實長度、真實寬度、以及真實回流路徑的銅線。一個電路可以在電路圖上完美無瑕，卻在電路板上徹底失敗，因為佈局加進了電路圖從未顯示的東西。從一張圖跨越到另一張圖，正是電子學不再抽象的地方。
網表：兩個世界之間的合約
當你畫完電路圖，工具會讀取它並萃取出一份網表——一份樸素、可供機器讀取的清單，列出每一個電氣連接。關鍵字是「網路（net）」：一條網路就是一個電氣上相連的接點，也就是所有應該處於同一電壓、並由銅相連的接腳所成的集合。（你在節點分析那一階早已認識這個概念，叫做節點；網表只是把那個概念為整塊板子寫了下來。）對每一條網路，檔案會精確列出哪些零件接腳屬於它。那份清單，就是佈局必須兌現的合約。
SCHEMATIC NETLIST LAYOUT symbols + values ----> nets bind pins ----> footprints + copper --------------------------------------------------------------------------- net name the pins that must end up electrically common -------- --------------------------------------------- +5V U1-8 C1-1 R1-1 GND U1-4 C1-2 J1-2 OUT U1-1 R1-2 J1-1
但一份只有接腳的網表還不能拿來佈件——工具需要知道每個零件實際上有多大。所以每一個電路圖符號都必須配上一個接腳封裝：那組精確的銅焊墊圖樣（零件接腳焊下去的小小著陸區），外加零件的外框與孔位。同一個 10k 電阻符號，可能對應到一個指甲般大的通孔零件，也可能對應到一個微塵般小的表面黏著晶片——在電路圖上一模一樣，化成銅卻天差地遠。正確的接腳封裝要從零件的資料手冊取得，弄錯了，你就會做出一塊沒有任何真實零件裝得上去的板子。
先佈件，再佈線
現在你把網表推進佈局編輯器，一堆接腳封裝便出現了，纏在一團細細的直線網裡，這團線叫做鼠線（飛線）。每一條線都是網表要求、卻還沒有任何銅去滿足的連接——你的待辦清單，畫在空中。從這裡起，工作俐落地分成兩個階段，而且順序神聖不可違：佈件（決定每個接腳封裝坐在哪裡）先來，接著才是佈線（畫出真正的銅）。好的佈件讓佈線幾乎自己畫得出來；糟的佈件則讓佈線無論你多聰明都無從下手。
- 依功能佈件。把設計分成幾個區塊——電源進來、類比、數位——並把同一條訊號路徑上的零件擺在一起，讓訊號以合理的方向流過板子。盯著鼠線：挪動零件，直到它的線不再交叉、變得短。現在沒解開的交叉，之後就會變成你必須鑽的導通孔。
- 釘住固定零件。接頭、安裝孔，以及任何必須對齊外殼的東西，先擺到它們確切要求的位置——其餘一切再環繞它們排列，而不是反過來。
- 在佈任何線之前，把每一個去耦電容緊貼到它所屬晶片的電源接腳旁。這沒得商量，也正是佈件必須領先佈線的原因——這裡的銅距離直接以效能來付帳。
- 到這時才佈線。一條網路一條網路地畫銅——電源與接地先、接著是敏感訊號、再來才是其餘——並依每條走線承載的電流去設定它的寬度。反覆執行鼠線檢查，直到每一條線都化為真實的銅、沒有任何一條懸在那裡。
兩大類零件決定了你怎麼佈件。通孔零件有金屬接腳穿過鑽好的孔、在另一面焊接——堅固、手焊容易包容失誤，但體積大、且兩面都佔位。表面黏著零件平貼在單面的焊墊上——小、密、由機器擺放，是幾乎每一塊現代板子的骨幹。多數真實設計以表面黏著為主、再配上幾個用於接頭與電源的通孔零件，而這個組合決定了你能把板子塞得多緊。
佈局本身就是一個電路
這就是 PCB 設計誠實的核心，是本階其餘一切所環繞的觀念。在電路圖上，一條線是個理想：零電阻、零長度，完美而隱形。在板子上，一條走線是真正的銅——它有一點電阻、有電感，而兩條靠得很近的走線之間還有電容。這些寄生效應從不出現在電路圖上，卻是不折不扣的真實。鋪銅這個動作，悄悄加進了你從未畫過的電阻、電感與電容。換句話說，佈局不是電路的一張圖——它就是電路的一部分。
最重要的後果，與回流路徑有關。電流永遠在一個迴路裡流動：沿著訊號走線出去，再沿著它的回流路徑回來。那個迴路所圍住的面積，表現得像一根天線——小迴路安靜，大迴路既輻射雜訊、也接收雜訊。所以你要讓回流路徑短、並直接走在訊號的正下方，而這正是下下一篇要專門談接地層的原因——一整片不間斷的銅，讓每一個訊號在它正下方就有一條短短的回流路徑。你也要把吵雜的回流（切換式穩壓器、馬達驅動、高速數位）與安靜的回流（敏感的類比）分開，免得一個電路的垃圾流回另一個電路的參考。
對於快速或高頻訊號，還有一層：一條走線不再表現得像單純的導線，而像一條傳輸線，而它的寬度連同它與下方平面的距離，一起決定了它的受控阻抗——挑一條既不掐住、也不浪費水流的水管。多數緩慢的雜務訊號從不在意，但 USB、乙太網路與射頻要求它。這一切底下那條直白的教訓：一個 SPICE 模擬能證明你的電路圖可行，卻仍然可能毫無用處，因為它只看得見電路圖、對你的銅視而不見。一塊板子可以通過模擬、卻在工作台上失敗，因為你畫的佈局，加進了一整個模擬器從不知道存在的電路。
檢查它，再交出去
在你信任一份完成的佈局之前，工具會跑一次設計規則檢查（DRC）。它拿你的銅去比對你的製造廠實際做得出來的規則——每條走線是否至少達到最小寬度、每道間隙是否至少達到最小間距、有沒有意外短路、未佈線的網路、或孔擠得太近？要弄清楚它能與不能：DRC 確認的是這塊板子可被製造、且符合網表。它對電路是否優良隻字不提——那個判斷仍是你的。與它並肩的是可製造性設計（DFM）的思維：待在製造廠舒適的範圍內、而非它的極限邊緣，良率就高、成本就低。
當 DRC 乾淨無誤，你就匯出製造檔案。經典的一套是一疊Gerber 檔——每一層一張影像（每個銅層、防焊層、絲印層）——外加一份鑽孔檔，給出每個孔的位置與直徑，以及一份物料清單（BOM），列出每個要採購並裝上的零件。Gerber 與鑽孔檔交給蝕刻裸板的板廠；BOM 與一份貼裝檔交給把零件焊上去的組裝廠。本階第五篇會詳細走過這整段交接。
最後一個帶著爬上階梯的習慣：真實的佈局是一個迴圈，不是一條直線。你佈件、佈線、跑 DRC、對著電路圖審查，再回頭重佈以修正審查所發現的問題——往往要好幾次。當晶片的資料手冊提供了一份已知良好的參考佈局，就從它出發、而非從一塊空白板開始；那些錯誤製造商早已替你付過代價了。並在你走進接下來幾篇時抓緊這條主線——第三篇近看走線、導通孔與焊墊的幾何，第四篇談接地層：佈局從來不只是電路的一張圖。它就是電路的一部分。