從任務出發，不是從電路出發
在這一整階裡，你一直在累積一個工具箱：四種濾波器響應、-3 dB 的截止頻率、階數如何使滾降變陡，以及一個真實二階段落的 Q、阻尼與運算放大器拓樸。設計濾波器，不是隨手抓其中一個來用——它是一道反向運行的設計流程。你從電路必須達成什麼開始，把它釘成數字，然後才挑選能滿足它的零件。
我們拿一份誠實的任務，把它一路帶到底。我們要把一個類比感測訊號餵進一個以 10 kSa/s 取樣的 ADC。我們在乎的資訊住在 1 kHz 以下；其上的一切都是我們樂得丟掉的雜訊與干擾。在畫下任何一個電阻之前，我們先寫出規格：以最小的損耗放行 1 kHz 以下的頻帶，並在奈奎斯特頻率之上衰減得夠重，讓沒有任何東西能折返回來糾纏我們。
從規格到階數
有兩個選擇直接從規格裡掉出來。響應是低通——保留低頻帶、甩掉高頻帶。而截止頻率就是通帶該結束的地方，所以我們設 fc = 1 kHz。難的是第三個選擇：在 1 kHz（此處仍幾乎是滿格強度）與奈奎斯特邊界 5 kHz（10 kSa/s 的一半，此處必須已深陷阻帶）之間，曲線得掉得多陡？
那個陡度就是濾波器的階數，而我們可以把它解出來。一個巴特沃斯低通的衰減為 A = 10 times log10(1 + (f/fc)^(2n)) 分貝，其中 n 是階數。我們的阻帶檢驗點落在 f/fc = 5000 / 1000 = 5，那裡需要至少 48 dB。試各階：二階給 10 log10(1 + 5^4)，約 28 dB——差得遠。三階給 10 log10(1 + 5^6)，約 42 dB——接近但仍不足。四階給 10 log10(1 + 5^8)，約 56 dB——越過 48 dB 還有裕量。所以我們進位到四階。
THE JOB -> THE FILTER (anti-alias ahead of a 10 kSa/s ADC)
-----------------------------------------------------------------
spec pass <= 1 kHz ; >= 48 dB down by 5 kHz (Nyquist)
response low-pass
cutoff fc 1 kHz
order attenuation at f/fc = 5 :
2nd -> ~28 dB (short)
3rd -> ~42 dB (short)
4th -> ~56 dB (clears 48 dB) <== pick this
approximation Butterworth (flat passband; phase not critical)
topology two cascaded 2nd-order Sallen-Key sections
-----------------------------------------------------------------
A 4th-order Butterworth = two stages, SAME fc, DIFFERENT Q :
stage 1 fc = 1 kHz Q = 0.54 (well damped, no peak)
stage 2 fc = 1 kHz Q = 1.31 (peaks ~3 dB just below fc)
the gentle stage and the peaky stage multiply into one flat curve注意這份任務有多寬容：足足五倍（1 kHz 上到 5 kHz）讓響應在其中下降。這就是為什麼四階就夠了。要是規格反過來要我們放行 4 kHz、卻又在 5 kHz 排拒——僅僅 1.25 倍——所需的階數就會爆漲到十幾階，成為一隻造不出來的怪物。這正是高速系統過取樣的真正原因：以遠高於訊號頻帶兩倍的速率取樣，會打開一道又寬又便宜的過渡縫隙，讓一個溫和的濾波器就能勝任。當類比濾波器看起來不可能時，提高取樣率，而不是提高階數。
選擇響應曲線與電路拓樸
握住了階數，要哪一種口味的四階？第 4 篇已鋪好了這場取捨。對抗混疊濾波器，我們最想要一個平坦的通帶，這樣才不會替訊號染色，而我們又不太在乎相位，所以巴特沃斯（最大平坦）是自然的選擇。要是我們需要從同樣的階數擠出更陡的懸崖，本可以改用柴比雪夫，以通帶內的漣波去換陡度。而若這個濾波器是在平滑一個形狀要緊的脈衝或階躍，我們就會去拿貝索，好讓它的相位保持線性、階躍乾淨——但在這裡，就是巴特沃斯了。
現在來看電路。你不會把四階濾波器當成一整塊來搭；你串接兩個二階段落——正是第 3 篇的 Sallen-Key 方塊——一個餵給下一個。兩個段落都調到相同的 fc = 1 kHz，但是——這是微妙之處——各自拿到一個不同的 Q，直接從巴特沃斯設計表裡讀出來：一個段落 0.54、另一個 1.31。它們的任務是團隊合作，不是一模一樣的複製品。
為什麼是兩個不相等的 Q？看看每一個在轉角處做了什麼。Q = 0.54 的段落重度阻尼，會稍微提早下垂；Q = 1.31 的段落則在 fc 略下方隆起約 3 dB。把兩條響應相乘，隆起填平下垂，留下一條漂亮平坦的曲線，恰在 1 kHz 越過 -3 dB，然後以每十倍頻 80 dB 的速率俯衝。（Sallen-Key 透過它的電阻與電容比值來設定各自的 Q；若你偏好，反相的多重回授拓樸能達到相同的響應，而且在高 Q 時往往更安靜。）
真實的零件，與接進訊號鏈
該來真實的數字了。在每一個 Sallen-Key 段落裡，轉角是 fc = 1 / (2 times pi times R times C)，跟那個樸素的 RC 是同一個關係式。先挑一個合理的電容——比方說 C = 100 nF——再解出電阻：R = 1 / (2 times pi times 1000 times 100 times 10^-9)，約 1592 ohm，所以拿一顆標準的 1.6 k。每個段落接著透過它兩個電容（或兩個電阻）的比值來實現各自的 Q，正是第 3 篇走過的機制：RC 的絕對乘積決定轉角落在哪裡，比值決定它有多尖。
有兩個提醒能把紙上設計變成能動的設計。第一，真實零件分公差等級：5% 的電阻與電容會讓轉角（正比於 1/(RC)）與 Q 游移，而誤差會疊加。對一個邊界必須落在你承諾之處的濾波器，請選用 1% 電阻與良好的薄膜電容，並替自己留一點裕量。第二，你會把那個 1592 ohm 取整到一個庫存值，所以要在取整之後重新計算實際的 fc 與 Q，而不是假設型錄上的值就是準的。
運算放大器是最後一個決定，而前幾篇那個負載的擔憂在這裡大半消失了：Sallen-Key 的輸出由運放驅動，所以每一級對下一級、以及對 ADC，都呈現低輸出阻抗。你仍然需要夠快的運放——一個安全的經驗法則是增益頻寬積至少要五十到一百倍的 Q times fc，再加上一個能在最高頻率撐住全幅輸出的迴轉率。在 fc = 1 kHz，幾乎任何現代運放都對此一笑置之；但把同樣的設計抬到 100 kHz 或 1 MHz 濾波器，運放的 GBW 與迴轉率就成了決定你能買哪顆零件的綁手約束。
- 從任務寫出數字規格：要放行的頻帶、要排拒的頻帶與排拒多少、你會用的電源，以及你必須保住的訊號電平。
- 選擇響應（低通／高通／帶通／陷波），並把截止頻率設在通帶該結束的地方。
- 由所需的阻帶衰減解出最小階數，然後進位——進位永遠有裕量，退位則從不。
- 依最要緊的東西選近似曲線：要平坦通帶選巴特沃斯、要最陡邊界（以漣波為代價）選柴比雪夫、要乾淨的相位與脈衝形狀選貝索。
- 把階數攤成串接的二階段落；從設計表讀出每個段落的 Q；選一個拓樸（Sallen-Key，或高 Q 時用多重回授）。
- 選 C、解 R、取整到庫存值，然後重算真實的 fc 與 Q；凡是邊界必須精確之處，就用緊公差的零件。
- 挑一顆有足夠 GBW 與迴轉率的運放，確認負載與電源，然後模擬、實作、量測——而且最終以量測為準。
驗證——以及你無法設計掉的極限
在你信任電路板之前，先模擬它。一次 交流分析會掃過頻率、畫出幅度與相位，讓你確認通帶平坦、-3 dB 轉角真的落在 1 kHz、而且響應在 5 kHz 至少降了 48 dB。一次暫態分析餵進一個階躍或方波，顯示過衝與振鈴——那正是 Q = 1.31 段落看得見的代價，也正是若脈衝形狀要緊時、你會拿巴特沃斯去跟更沉穩的貝索相比的地方。
但模擬只在它的模型誠實的範圍內誠實，而且它對你的實體製作是盲的。它看不見麵包板的雜散電容，那寥寥幾皮法會悄悄挪動轉角、甚至徹底毀掉一個較高頻的濾波器；它也看不見草率的 PCB 佈線，那裡一條共用的接地回流路徑或一條長走線，會變成一個意外的電路元件。模擬器畫的是你想要的電路圖；工作台量的是你實際搭出來的電路。當兩者意見相左時，以工作台為準。