電路是一條鏈，不是一堆零件
到現在，你已擁有一間裝滿方塊的工作坊。你能把電晶體偏壓到一個合理的工作點、把運算放大器包進負回授裡得到你要的精確增益、捲一個RC 低通濾掉你不要的頻率、把整流後的電軌平滑成乾淨的直流，並用ADC把類比電壓化成位元。本一階的第 1 篇教了產生每個方塊的設計迴圈；第 2 篇教了如何選它的零件、如何熬過最壞情況的公差。這篇講的是更難、更安靜的本事：讓那些方塊一起合作。一個真正的產品從來不是單一個聰明的電路——它是一條訊號鏈，一列接著一列的級，每一級的輸出成為下一級的輸入。
這裡有個世界觀的轉變。新手以為設計就是那些盒子；設計者知道設計是那些盒子加上它們之間的箭頭。每個盒子你早已能單獨信任。但那個箭頭——把一級的輸出接到下一級輸入的那條線——本身就是一個電路，而驚喜就藏在那裡。系統整合就是把每一次交接都做乾淨的功夫，好讓一條各自單獨都完美運作的方塊鏈，合起來也完美運作。它們不會自動如此。這整篇指南的工作，就是你必須在每一個箭頭上問的那四個問題。
介面是設計斷送之處
在每一個箭頭上，問四件事。阻抗：下一級會不會把交給它的訊號拖垮？準位：這個訊號是否落在下一級能接受的窗口裡、還留有餘裕？頻寬：下一級是否快到足以跟上這個訊號？電源與接地：這一級是否拿到乾淨的電軌與安靜的接地，沒有一條共用路徑把這一級的電流變成另一級的雜訊？在每一次交接把這四件都做對，整條鏈就運作了。漏掉一件，整個東西就一跛一跛——而且往往以一種你單獨測試任何單一方塊時都看不出來的方式。
先談阻抗，因為它咬人時悄無聲息。每一級都有一個輸出電阻（它的輸出有多硬挺），而下一級有一個輸入電阻（它從餵它的東西那裡汲取電流有多貪）。把它們接起來，你就不小心造了一個分壓器：你實際傳下去的訊號是源值乘以 Rin /（Rout + Rin）。這就是負載效應，而拇指法則很簡單——讓下一級的輸入電阻至少是前一級輸出電阻的十倍、最好一百倍，好讓那個分壓器幾乎碰不到訊號。把它想成挑一條水管，既不掐住流量也不浪費它：在訊號級之間，你幾乎總是希望下游那一級是個輕負載、只輕輕地啜一口。
一個算過的數字讓它變得鮮明。假設一個感測器的輸出電阻是 10 kohm，而你把它直接餵進一個輸入電阻也是 10 kohm 的級。你傳下去的訊號只有 10 /（10 + 10）= 一半——你在訊號做任何事之前就丟掉了一半。現在把同一個感測器餵進一個運算放大器的輸入，比方說 1 Mohm：你保住 1000 /（1000 + 10）≈ 0.99，只損失百分之一。這正是為什麼電壓隨耦器（一個單位增益、輸入電阻近乎無限、輸出電阻近乎零的運放緩衝器）是弱源與餓負載之間的萬用「膠水」——它打破了那個負載分壓。
三條典型的鏈
類比世界的大部分都是三條鏈之一，而你一旦能讀懂它們，幾乎任何產品你都能讀懂。第一條是量測鏈：一個感測器把某個物理量化成一個微小、脆弱的電壓，這電壓被放大、濾波，再數位化交給處理器。第二條是音訊鏈：一個微弱的源被增強、被塑形，然後被推得夠強去推動一個喇叭。第三條是電源鏈：原始的牆上交流被整流、平滑、穩壓成乾淨的電軌，安靜地餵給其他所有的鏈。讓我們把量測鏈走細一點，因為它把四個介面問題每一個都操練了一遍。
SENSOR -----> IN-AMP -----> ANTI-ALIAS LPF -----> ADC -----> MCU
10 mV gain ~100 cutoff < fs/2 12-bit reads
Rout 10k Rin ~10^9 passes < fs/2 Rin ? a code,
weak, big CMRR, kills > fs/2 samples does the
noisy rejects hum (so no aliasing) at fs math
At EVERY arrow, ask the four interface questions:
impedance : is next stage's Rin >> this stage's Rout ? (no loading)
level : does the signal fit the next stage's input window ? (no clip)
bandwidth : is the stage fast enough to follow this signal ?
power+gnd : clean decoupled rail ? quiet shared ground ? no ground loop ?一級一級地追。一個電橋感測器或熱電偶送出幾毫伏，騎在一個從市電拾來、大得多的干擾哼聲之上——所以第一級是一個儀表放大器，選它是因為它巨大的輸入電阻避免對脆弱的源造成負載，而它高的共模拒斥把那個在兩條線上等量出現的哼聲相減掉。假設感測器擺動 ±10 mV，而 ADC 要一個 0–3.3 V 的窗口；你需要大約 150 倍的增益再加一個偏置把它置中——這是一個準位決定，這樣做好讓訊號填滿 ADC 的範圍、卻又絕不撞到電軌而削波。
接著來的是太多新手漏掉的那一級：抗混疊濾波器。ADC 以某個速率 fs 取樣，而奈奎斯特定理說它只能忠實地表現低於 fs/2 的頻率。任何更高的東西不只是被忽略——它會摺疊下來、偽裝成一個較低的頻率，這個贗象叫混疊，是任何之後的處理都永遠無法挽回的。所以必須有一個低通濾波器坐在 ADC 之前，濾掉一切高於 fs/2 的成分。若你以 10 kSPS 取樣，你必須先濾掉一切高於 5 kHz 的。一個 R = 1.6 k、C = 100 nF 的RC 低通給出截止頻率 f = 1 /（2 times pi times R times C）≈ 1 kHz——舒服地低於 5 kHz 的奈奎斯特極限，替濾波器和緩的滾降留了餘裕。這是整條鏈最重要的一個誠實真相：取樣不足是一道你事後縫不回來的傷。
必須平衡的預算
一條訊號鏈靠三本預算運行，而設計者從第一張草圖起就替每一本記著流水帳。準位（增益）預算追蹤訊號的振幅穿過每一級，好讓它最後填滿 ADC 的窗口、卻又一路上絕不撞到供應電軌而削波——增益太少浪費你轉換器的解析度，太多則讓某一級飽和、削掉峰值。雜訊預算追蹤那些不想要的抖動。雜訊大多在訊號最微小的前端進入，所以第一個放大器自己的雜訊主宰了整條鏈的訊雜比——把前端弄乾淨，後面幾級就幾乎無關緊要；放任前端吵，之後再多的濾波也救不回那些被埋在雜訊底之下的東西。
第三本是功率預算，這也是電源鏈與其他一切相會之處。把每一級的電流汲取加總、乘以電軌電壓，你就得到電源必須交付的負載。現在在兩種穩壓器之間做一個清醒的選擇。一個線性穩壓器乾淨又安靜，但會把（Vin − Vout）乘以電流當熱浪費掉：在 200 mA 下把 12 V 降到 5 V，（12 − 5）times 0.2 = 1.4 W 化成熱消失在穩壓器裡，比你電路實際用的 1 W 還多。一個交換式穩壓器把那份效率大半救回來，卻注入交換雜訊，而一個類比前端可能很討厭那雜訊。這就是整個一階的經典取捨：用雜訊買效率，或用熱買安靜。往往誠實的答案是用交換式供應主要的電軌，再用一個小小的線性穩壓器把敏感類比級所暢飲的那一條安靜電軌磨亮。
整合就是反覆迭代
你不是靠一次把整條鏈焊好、然後祈禱來整合它的。整合就是把第 1 篇的設計迴圈施加在接縫上：一次點亮一級地把鏈帶起來，並在每一個新箭頭上，對著現實、而非你的假設，重問那四個問題。先供電給各電軌、用電表確認它們；接著加上並驗證每個方塊的偏壓與直流工作點；直到那時才注入訊號、沿路向前追，在每一個介面檢查振幅是否合乎你的預算、阻抗是否沒在悄悄拖垮上游那一級。這就是系統層級的設計迭代——你找出那個壞掉的箭頭、修好它、再測一次，因為臭蟲幾乎總是在接縫上，而不在一個你早已信任的方塊裡。
誠實看待你在其上做整合的那張工作檯。麵包板對第一張草圖很棒，但它的雜散電容與長迴路會毀掉快速或精密的鏈——濾波器的響應偏移、快速放大器振盪、乾淨的接地變成一根哼聲天線。而一個模擬只和它的模型一樣好：它看不見你的佈局，所以它會樂呵呵地顯示一個在真實板子上會出毛病的完美電路。在一塊完工的印刷電路板上，佈局本身成了一個電路元件——一條長走線是個電感、兩條靠近的走線是個電容、而一條共用的接地回流是一條讓一級的電流把雜訊注入另一級的路徑（一個接地迴路）。整合不是在電路圖正確時就完成；它是在實體的鏈量起來正確時才完成。
而這就是精通的整個世界觀：設計者用鏈與接縫來思考、讓三本預算保持平衡、並相信量測勝過希望。下一篇轉向框住每一條鏈的判斷力——成本、效能、功率、尺寸與可靠度之間的取捨，外加讓產品在現場存活的降額與設計餘裕。在那之後，最後一篇向外指路：一旦你能建一整條訊號鏈，通往微控制器、FPGA、射頻、電力電子與 IC 設計的門，全都通向你剛剛學會的同一套思考方式。