第一冊給你的，以及晶片現在必須做的
在第一冊你學到，胞外動作電位（spike）與較慢的局部場電位（LFP），不過是電極從組織離子電流拾取到的電壓。神經科學的故事通常到此為止；本主線談的則是從這裡開始的殘酷工程：如何把數十微伏的訊號——它疊在大上千倍的偏移之上、埋在雜訊裡、而且數千個通道同時湧入——轉成可信賴的數位取樣，並在以毫瓦計的功率預算下，從一個密封的植入體送出去。
把這些數字記牢，因為每一個設計抉擇都由它們衍生而來。有用的單一神經元 spike 大約是 30–300\,\mu\mathrm{V}，頻帶約在 300\,\mathrm{Hz} 到 5–7\,\mathrm{kHz}；LFP 約為數十到數百 \mu\mathrm{V}，位於 \sim300\,\mathrm{Hz} 以下。壓在這一切之下的，是你希望維持在數 \mu\mathrm{V} RMS 以內的寬頻雜訊底。所以整件事就是：一個放大器，要在溫暖的含鹽身體裡，乾淨地、成千上萬次地，解析出微伏等級的訊號。
記錄鏈：逐一區塊拆解
每一個植入式記錄器都是同一條管線——無論是配外接頭端放大器的 96 通道 猶他陣列，還是單片整合的 Neuropixels 探針。訊號流為：電極 → 低雜訊放大器（LNA）→ 頻帶限制濾波器 → 類比數位轉換器（ADC）→ 多工器 → 晶片內 DSP（spike 偵測／壓縮）→ 無線遙測，並由一套電源／時脈子系統餵養整條鏈。第一冊擁有第一個箭頭；本主線擁有其後的一切。
若你保留每一個原始取樣，這條鏈的輸出是一道消防栓水柱。一個好用的心算尺標，是原始寬頻資料率——通道數、單通道取樣率與每取樣位元數三者的乘積。
R_{\mathrm{data}} = N_{\mathrm{ch}} \times f_s \times N_{\mathrm{bits}}總原始資料率。1000 通道、每通道 30 kSa/s、10 位元，就是 300 Mbit/s——而且這還沒抽出任何一個 spike。
每秒湧出的原始位元洪流，就是通道數乘以每秒取樣數再乘以每樣本位元數。在還沒抽出任何一個 spike 之前，這個數字就已龐大得驚人——這也是為什麼對外的鏈路會成為瓶頸。
- R_{\mathrm{data}}
- 總原始資料率，以每秒位元計。
- N_{\mathrm{ch}}
- 記錄通道的數目。
- f_s
- 每個通道每秒取樣的次數。
- N_{\mathrm{bits}}
- 每個樣本所儲存的位元數。
1000 個通道、每通道 30 kSa/s、各 10 位元，就是每秒 300 Mbit 的原始資料。
三大暴政
暴政一——雜訊底。你在解析微伏。電極自身的熱雜訊、放大器的輸入端等效雜訊、以及來自身體的干擾，全都在與訊號競爭。要把雜訊底壓低，通常得付出功率代價。第二篇會透過雜訊效率因子，把這個權衡量化。
暴政二——通道數。神經科學每年都想要更多通道，而管線必須逐通道複製。你無法為每個電極配一個完整 ADC，於是通道被分時共享並密集封裝到矽晶片上。第三篇談大規模的數位化與多工。
暴政三——功率與熱。你燒掉的每一微瓦都會變成熱，而腦組織只能容忍約一度的升溫。功率還必須無線送進來、資料必須無線送出去，兩者都要穿過皮膚與顱骨。第四篇是完整的能量故事；第五篇則說明這三大暴政如何共同為「我們究竟能同時聆聽多少神經元」設下硬性天花板。
為何植入體是一個協同設計問題
硬體之所以困難，是因為這些暴政彼此耦合。壓低雜訊要付出功率（暴政一對三）。更多通道意味更多原始位元，而那要付出遙測功率（暴政二對三）。任何放鬆一項限制的嘗試，都會收緊另一項——因此一顆神經前端 ASIC不是一疊各自最佳的區塊，而是一個經過談判的整體。在本主線中，每當一個數字看起來很亮眼，就問它在另外兩個軸上付了什麼代價。