集成电路设计
寄存器传输级（RTL）
寄存器传输级（RTL）是工程师真正「写」一块芯片的层次。你不必去画上百万个单独的晶体管，而是把芯片的行为描述成数据在一个个叫「寄存器」的存储单元之间流动——在时钟的每一拍里，要算什么、算完又落到哪里。这很像写代码：你用 Verilog 或 VHDL 这样的硬件描述语言写逻辑，就像程序员写软件一样，只不过每一行描述的都是真实的硬件。
关键在于时钟。每个时钟边沿到来时，寄存器把输入「拍照」存住、保持稳定；两次边沿之间，组合逻辑则忙着处理这些值，准备下一张快照。所以一行 RTL 代码 `q <= a + b` 的意思是「下一拍，寄存器 q 取 a 与 b 之和」。你先用仿真验证这份设计，再由综合工具把它翻译成一张由真实逻辑门和触发器组成的网表——这就是从代码通往硅片的那座桥。
一个常见误解：RTL 既不是最底层，也不是最高层。它之上是行为级建模和高层次综合（用类似 C 的代码描述意图）；它之下是门级和晶体管级。RTL 之所以在 1990 年代成为业界的重心，正是因为逻辑综合工具足够成熟，能自动把它变成门电路——让设计者用时钟周期和数据流去思考，而不必再手工连接一个个逻辑门。
又称
另见