神經前端 ASIC

神經前端 ASIC 是一種特殊應用積體電路，將每通道的訊號鏈——低雜訊放大器、帶通濾波、多工、類比數位轉換與數位控制——整合於一顆 CMOS 晶片，並盡量貼近電極放置。把前端置於電極旁可將導線縮到最短（降低干擾與寄生），也是讓數百至數千通道在物理上可行的唯一途徑。

其設計處於通道數、每通道功率、輸入端等效雜訊與矽面積的四方拉鋸中，並進一步受動態範圍、共模與電源抑制比，以及必須容忍的電極直流偏壓所約束。學界以輸入端等效雜訊（µV rms）、每通道功率（µW）、每通道面積與雜訊效率因子等指標評比；好的設計要同時壓低這些數字，而這本質上很難，因為降低雜訊要付出電流、電流又化為熱。

代表性元件橫跨學研、商用與臨床系統——Intan RHD 系列、約 1024 通道的 Neuralink N1、NeuroGrid 及各代 HermesE/C——但反覆出現的教訓相同：在高通道數下，決定上限的是 ASIC 的總功率而非電晶體數，因為那份功率必須耗散於組織中。