時序路徑（timing path）

時序路徑是訊號在晶片中從「發射處」走到「擷取處」的那段旅程，就像接力賽中的一棒，有明確的起跑槍與終點線。它從起點（某個正反器的時脈腳，或輸入埠）出發，穿過一段組合邏輯，止於終點（另一個正反器的資料腳，或輸出埠）。靜態時序分析把整顆設計切成數百萬條這樣的短路徑，再逐條獨立檢查。

每條路徑都有固定預算：資料必須在一個時脈週期內（再扣掉一點安全餘裕）抵達終點。路徑延遲是各元件延遲（每個閘翻轉所需時間）加上各連線延遲（訊號爬過導線所需時間）的總和。共有四種典型路徑群組——暫存器到暫存器（最主流）、輸入到暫存器、暫存器到輸出、以及少見的輸入到輸出。所謂時序收斂，就是要確保這數百萬條路徑全都不超出各自的預算。