訊號完整性時序（SI timing）

訊號完整性時序是把「真實晶片內訊號並非乾淨、孤立的脈衝」這件事納入考量的 STA——它是一條導線上晃動的電壓，周圍環繞著其他切換中的導線、下垂的電源軌、以及耦合電容。素樸的 STA 把每條連線當作真空中的個體；SI 感知的 STA 則把混亂的現實加回來：讓邊緣變快或變慢的串擾、削弱驅動力的電源雜訊、以及可能潛過邏輯的毛刺。這就是「在空蕩跑道上替選手計時」與「在你推我擠的人群中計時」的差別。

實務上，SI 時序在詳細繞線與寄生萃取之後執行，那時工具才終於知道哪些導線在物理上是鄰居、耦合有多強。它會反覆迭代——因為侵略者自身的時序窗口，決定了它能否在最壞時刻命中受害者——並回報 SI 校正後的餘裕，連同延遲劣化與雜訊（毛刺）違規。隨著製程縮小、導線擠在一起，SI 不再是邊緣案例的事後補丁，而是簽核的第一線環節；忽略它，正是晶片通過「乾淨」STA 卻仍在矽上失效的途徑。