正反器（flip-flop）
正反器是一個有紀律的單位元記憶單元：它只在一個精確的時刻——時脈邊緣——捕捉輸入，然後把那個值穩如磐石地握住，直到下一個邊緣。純鎖存器在一整段時間裡是透明的，正反器則像相機快門，每個時脈跳動恰好按一次，把輸入凍結在那一瞬間的樣子，並忽略輸入在兩次之間的任何變動。這種「每跳動取樣一次」的行為，正是讓大型同步系統可預測的原因。
最常見的型態是 D 正反器。它有一個資料輸入 D、一個時脈輸入、一個輸出 Q。在每個上升時脈邊緣（時脈由 0 變 1 的那一刻），它把 D 上的值複製到 Q；在週期其餘的時間裡，不論 D 怎麼變，Q 都不變。一種標準的建法是兩個鎖存器串聯（一個主、一個從），由相反的時脈相位控制，使這一對只在那短短的邊緣、而非一整個位準期間透明——這就是主從（master-slave）構造。為了讓捕捉可靠，D 必須在邊緣前一小段建立時間（setup time）內保持穩定，並在邊緣後一小段保持時間（hold time）內保持穩定。
它為何重要：邊緣觸發的正反器是幾乎所有數位設計的主力儲存元件。一排正反器就是一個暫存器；帶移位連接的正反器陣列是移位暫存器；透過組合邏輯加上回授，它們就成了計數器和狀態機。關鍵在於，因為同步系統裡每個正反器都在同一個時脈邊緣取樣，整台機器就步調一致地、一次一個明確定義的步驟往前推進。那份共享的時序，正是讓工程師能造出含數十億個這種單元、卻仍然行為可預測的晶片的基礎。
一個每次綠燈閃爍恰好放一人通過的旋轉門，就像一個 D 正反器：它只在閃爍的那一瞬間（時脈邊緣）動作，而非持續動作。即使有人在兩次閃爍之間靠著它（D 在週期中途晃動），也要等到下一次閃爍取樣狀態時才會有事。每跳動捕捉一次，無論兩次之間有多少雜訊。
在邊緣取樣、整個週期握住：正反器就是整台機器賴以建成的、有時脈的單位元記憶。
邊緣觸發並不代表瞬間又寬容。資料必須在邊緣前後的建立—保持窗口內就已穩定；違反那個窗口，正反器可能落入一個半值的亞穩態，而不是乾淨的 0 或 1。