頻率擁擠與良率

鴿籠問題，用白話的數字說

一個固定頻率的 transmon，一出生就背著一個必須命中的數字：它的躍遷頻率，通常落在大約 4 到 6 吉赫之間。你不能用整個無線電頻譜——控制電子學、佈線、以及晶片自身的物理，把每個位元都限制在一條只有幾吉赫寬的狹窄可用頻帶裡。於是設計問題樸素得近乎殘酷：你只有一格很短的擱板，卻要把許多位元擺上去，還不能讓任意兩個落在同一點，甚至不能離得太近。

為什麼不能靠太近？因為相鄰的位元要互相"對話"才能做兩位元閘，而這些閘的規則——以及驅動它們的微波脈衝——只有當兩個頻率離得足夠遠時才能乾淨地工作。讓它們落進某段禁區，閘就會失靈，本該作用於一個位元的脈衝會推動另一個，或者讀出把兩者混淆。每一種這樣的衝突都是一次碰撞，而碰撞正是頻率擁擠真正講的東西。

碰撞從何而來：接面的離散度

如果你能把每個位元都精確地放在它分配到的頻率上，擁擠不過是一張整齊的座位表，碰撞永遠不會發生。可你做不到。一個 transmon 的頻率由它的約瑟夫森接面決定，而接面的強度取決於一道只有幾個原子厚的氧化層位障。兩個畫法完全相同的接面，做出來卻略有差異——這就是參數變異性，而對接面來說，它頑固地大。即便是好的製程，也會留下大約百分之一到百分之幾的頻率離散度，在 5 吉赫處，那就是幾十到一百多兆赫的散佈。

現在來算一算這個領域真正賴以生存的帳。每個位元都隨機地落在它的目標附近某處。當一個位元漂移到某個鄰居的禁區窗口之內時，碰撞就發生了。任意單獨一對是安全的機率很高；麻煩在於一塊大晶片有許多對，而一個位元只有在同時躲開它與每個鄰居之間的每一條碰撞規則時才算合格。把許多"幾乎必然成功"的機率連乘起來，乘積就垮了下去。這就是為什麼晶片一變大，良率就跌落懸崖。

Why yield collapses as a chip grows
(toy model, numbers for intuition only):

  Let p_ok = chance ONE qubit clears ALL its
             collision rules with ALL neighbours.

  Whole-chip yield ~ p_ok ^ N      (N = qubits)

  p_ok = 0.99       p_ok = 0.95       p_ok = 0.90
  --------------    --------------    --------------
  N= 10 :  90%      N= 10 :  60%      N= 10 :  35%
  N= 50 :  61%      N= 50 :   8%      N= 50 :  0.5%
  N=100 :  37%      N=100 :  0.6%     N=100 : 0.003%

Message: even a 99%-good single qubit gives a
bad whole-chip yield once N is large. Shrinking
the junction spread RAISES p_ok, and because it
is an exponent, a small gain there is huge here.

一個玩具良率模型。整片良率大致是單位元成功機率的（位元數）次冪，所以晶片越大，對接面的離散度懲罰得越狠。這些數字僅供示意，並非來自某一具體元件。

讀這張表，一個教訓壓倒一切。指數 N 由野心決定；底數 p_ok 由製造決定。你沒法把 N 做小——規模化的全部意義就是更多的位元——所以唯一的槓桿，就是靠收緊接面的離散度把 p_ok 推向 1。正因為它處在指數的位置上，把離散度適度收緊一點，就可能把一塊毫無希望的晶片級良率，變成一塊勉強可用的。這一個事實，正是為什麼量子晶片設計在底層很大程度上，是一場圍繞幾個原子厚氧化層的爭奪。

兩條出路：把離散度修小，或乾脆調開

面對這局面，工程師在兩條戰線上作戰。第一條是從一開始就把接面做得更均勻——更好的微影、更穩的氧化、更緊的製程控制——好讓出廠時的離散度更小。第二條，而且越來越成為主力，是在製造之後修正頻率：測出每個接面實際落在了哪裡，再把偏差大的那些往目標方向撥。這第二招有個名字叫接面頻率定標，最常見的版本是雷射退火。

Trimming pulls the spread toward target
(schematic frequency axis, GHz):

  AS FABRICATED (wide spread, a collision):

   4.8       5.0       5.2
    |    *  * | *  *  * |  *      scattered
    |        ^^ two too close = collision

  AFTER LASER-ANNEAL TRIM (onto a grid):

   4.8       5.0       5.2
    |   *     *     *   |  *      on target
    |        (collision cleared)

  Anneal RAISES a junction's frequency by gently
  aging its oxide with heat; you trim UP toward
  target, never down. Aim a little low, then trim.

頻率修整的示意圖。接面落下來時是散開的（上圖），有些相撞；定標退火把它們撥到各自分配的位置上（下圖）。退火只能往一個方向移動頻率，所以設計上故意瞄低一點，再往上修。

在設計晶片時，把目標頻率特意錯開，避開每一條已知的碰撞規則，並留出一點餘量。
製造之後，量出每個位元的實際頻率——在室溫下可以讀接面的電阻，它與頻率相關聯。
對那些落得偏低、或發生碰撞的接面，施加一束短促的、局部的雷射脈衝，溫和地令氧化層老化，把頻率往目標方向上推。
重新量測，必要時再修一次，之後才把晶片冷卻下來，確認碰撞確實消失了。

一個決定性的瓶頸——把話說明白

有必要直說：頻率擁擠不是一個下個季度就能工程掉的小麻煩。它是少數幾個真正限制了當今固定頻率超導處理器能做多大的問題之一。修整與老化已經把晶片級良率從毫無希望推到了幾十個位元規模上的可用——這是實實在在的進步——但良率方程裡那個指數永遠不會消失。位元數每翻一番，都要求更緊的離散度，僅僅為了原地不動。

也有幾條逃生口，而每一條都自帶帳單。可調位元靠按需移動頻率來躲開擁擠——但正如可調接面這一招一貫如此，它用這份自由換來了對磁雜訊的敏感，從而縮短同調時間。更稀疏的連接意味著鄰居更少、要滿足的碰撞規則也更少——但連接更少，又可能讓這些位元更難用於計算。這裡沒有免費的午餐；每一劑治擁擠的藥，都在別處花掉了什麼。