為什麼不乾脆做一塊大晶片
造一顆更大的量子處理器，最直白的辦法就是在一大片矽上畫更多的量子位元。它失敗的原因殘酷而簡單：良率。如果每個量子位元哪怕只有一點點概率落在壞缺陷上、或偏離目標頻率，那麼整塊大裸晶片完美無瑕的概率，會隨著它變大而斷崖式下跌。面積翻一倍，完美晶片的幾率並不會減半——而是崩塌。任何一處出現一個雜散缺陷，整塊昂貴的裸晶片就報廢了。
於是這個領域借用了經典晶片製造的一個竅門：做小、早測、只裝好的。你不再造一顆單片處理器，而是製造許多小小的小晶片（chiplet），把每一塊都在低溫下測一遍，扔掉次品，然後把一組精挑細選、確認良好的裸晶片並排裝在一個共用的承載件上。承載並把它們連到一起的那塊東西，叫做轉接板。一把小而好的晶片，勝過一顆你永遠做不到完美的巨型晶片。
向上疊，而非向外攤：封裝
除了良率，還有第二道擠壓：每個量子位元都需要自己的控制線和讀出線，而你沒法讓它們全都從一塊平晶片的邊緣擠進來——周長遠在量子位元數量用完之前就先用完了。出路是向上走。在覆晶整合中，量子位元裸晶片被翻過來面朝下，用微小的焊球鍵合到另一塊佈線裸晶片上，於是訊號從下方遞送、筆直向上送到每個量子位元，而不必再從側邊慢慢爬進來。
這一切都住在一個封裝裡——那隻機加工的金屬盒子，托著晶片、把同軸線引進來、把一切錨定到冷板上，並為量子位元擋掉雜散的光與輻射。一種常見設計是三維的"量子插座"：彈簧頂針從上方壓在晶片的焊墊上，不用一根引線鍵合就把微波訊號豎直送進去。它是溫暖的外部世界，與寒冷中那個脆弱電路之間，那一次機械的握手。
Cross-section of a flip-chip qubit package (side view):
coax lines in (signals from warm world)
| | |
======+========+========+====== <- package lid / shield
v v v
[ spring pins / launch pads ] <- 3D 'quantum socket'
------------------------------
| QUBIT DIE (face DOWN) | <- qubits live here
| o o o o o |
| | | | | | | solder bumps
| * * * * * | (the gap = vacuum)
============================== <- WIRING / interposer die
| routing, ground plane |
------------------------------
||||||||||||||||||||||||||||||| <- bolted to cold plate
====== metal package body ====== (~10 mK)
Key idea: qubits face DOWN over a vacuum gap; signals
arrive vertically from below, not from the chip edge.電磁與熱的衛生
一隻金屬盒子，同時也是一個微波腔，而這正是麻煩所在。任何封閉的導體都有它自己的諧振——"盒模"——一旦其中某個恰好落在某個量子位元的頻率附近，量子位元就可能把能量傾倒進盒子裡、丟掉自己的狀態。更糟的是，兩個本該互不相干的量子位元，會藉著共用的封裝彼此漏入訊號，這種雜散的耦合叫做串擾。好的封裝，有一部分就是這門手藝：把每一個盒模，都安穩地推離量子位元所在的頻率。
再來是熱。量子位元必須待在十毫克耳文上下，比深空還冷，而每一根導線、每一顆焊球、每一顆螺栓，同時也是熱量從更暖的級段悄悄滲入的通道。封裝必須既是好的電氣連接，又是好的熱錨——而這兩件差事，往往朝相反的方向拉扯。材料、接觸壓力、以及導線那純粹的數量，全都成了一份緊繃的熱預算的一部分，而這份預算會隨著你增加量子位元變得更難、而非更易應付。
- 把盒子做小、接地做好，讓它最低的盒模遠在所有量子位元頻率之上，落到害不了人的地方。
- 用許多接地連接把兩塊裸晶片縫合起來，讓訊號乾淨地回流、讓相鄰者保持隔離。
- 在每一根訊號線一路向下的途中都做好熱錨，讓熱量在還沒到達量子位元之前就分級地散掉。
- 把整個封裝當作一個電磁整體來模擬——晶片、盒子、導線一起算——因為意外藏身的地方，是接縫，而不是量子位元。
一張誠實的記分卡
這一切都還沒有解決。封裝與互連，大概是這個領域最明顯卡住的地方：量子位元本身的進步，比我們把許多量子位元乾淨地連到一起的能力，要快得多。與其假裝某條路線已經勝出，不如把這些取捨坦白地擺出來——因為並沒有誰勝出。
Packaging approaches: a rough scorecard
(+ helps, - hurts, ~ depends; intuition only)
APPROACH YIELD WIRE LOSS MATURITY
DENSITY RISK
---------------- ------ ------- ------ --------
one big die --- - + high
chiplets on ++ ~ ~ medium
interposer
flip-chip + ++ ++ medium
(vacuum gap)
3D quantum ~ + + early
socket pins
Reading it: no row is all '+'. Chiplets rescue yield
but add seams (crosstalk, alignment). Flip-chip frees
wiring and cuts loss but makes the gap a tuning knob.
Every choice trades one hard problem for another.讀這張記分卡，那個誠實的規律便跳了出來：每走一步，都是用一個難題換另一個難題。小晶片救了良率，卻引入了可能漏訊號、可能錯位的接縫。覆晶騰出了佈線、削減了損耗，卻把一道機械縫隙變成了一個你必須控制到幾分之一微米的頻率旋鈕。三維插座去掉了引線鍵合，卻仍然年輕，而把頂針壓到一塊冷晶片上，又帶來它自己的可靠性顧慮。