為什麼一個平面會不夠用
想像一個小鎮，每棟房子、每條路、每根電力線都得擠在同一片平坦的田野上——而且誰都不許從別人頭上跨過去。只有幾棟房子時，這很容易。可一旦小鎮長大，道路和線路就開始打結，平地終究不夠用。量子晶片撞上的是同一堵牆。每個量子位元都需要屬於自己的控制線來撥動它、屬於自己的線來讀回它，還要有連到鄰居的耦合器。把幾百個塞到一個表面上，佈線就開始被憋住了。
在一張平面圖上，給內圈某個量子位元的控制線，得一路蜿蜒繞到晶片邊緣，在萬物之間穿行卻不能碰到任何一個。兩個挨得太近的訊號會開始相互「竊竊私語」——這種不該有的洩漏就是訊號串擾。這是更大的佈線瓶頸的一個側面：問題不只是有多少線纜能接到冰箱，還在於晶片本身上到底有沒有地方把它們全都佈下去。
FLAT (2D) PLAN: everything fights for one surface
edge pad --[ctrl]--+ +--[ctrl]-- edge pad
| |
Q --- coupler --- Q --- coupler --- Q
| | |
[readout] [readout] [readout]
| | |
...lines must snake out to the edges, never crossing...
Inner qubits are the hardest to reach: no clear path out.兩層樓：覆晶與矽穿孔
解法和城市當年想到的一樣：別在一片田裡搶了，蓋第二層樓。在覆晶整合裡，你做兩塊晶片。一塊承載嬌貴的量子位元；另一塊承載繁忙的佈線、讀出部件和訊號走線。然後你把佈線那塊翻個面，讓它面對面地架在量子位元晶片上方，中間留一道薄薄的縫，用一顆顆小小的金屬凸點連起來。這樣一來，擁擠的佈線就住進了自己那層樓，再也不用從量子位元的表面橫穿而過。
可是凸點只能把彼此相對的兩個面連起來。要讓訊號從晶片背面出去——上到更高一層，或下到底下的封裝——你就需要一條筆直穿過矽片的豎井。這條豎井就是矽穿孔，簡稱 TSV：在晶圓上鑽一個孔、內壁鍍上金屬，訊號便能從頂面直通底面，而不必繞道邊緣。TSV 是這棟樓的電梯；覆晶的凸點則是相對房間之間的門。
CROSS-SECTION (side view): two floors, joined vertically
control / readout wiring chip (flipped, face-down)
==============================================
|| || || || <- bump bonds
|| (thin vacuum gap, tens of microns) ||
----[Q]-------[Q]-------[Q]-------[Q]---- <- qubit chip (face-up)
|
[ TSV ] <- vertical tunnel through silicon
|
====[ package / next tier ]===================
bump = doorway between the two facing surfaces
TSV = elevator straight through the silicon把這一疊繼續往上疊：完整的三維
一旦有了樓層和電梯，你就能接著往上蓋。三維整合說的就是這個總的思路：把好幾層疊起來、再豎著連通——量子位元層、走線層，也許還有放大器層，乃至將來的控制電子層——每一層都做它最擅長的事，靠凸點和矽穿孔連在一起。這是工程師面對「平地用完了」給出的最直接的答案。
往上蓋能換來兩個實打實的好處。第一是地方：訊號可以從背面離開，而不必沿著邊緣往外爬，於是連內圈的量子位元也能有一條又短又直的路。第二是安靜：控制佈線和量子位元不再共用一個表面，因而更容易把吵鬧的線路與嬌貴的量子位元隔開、把串擾壓下去。這些不是空頭支票——覆晶和矽穿孔，如今已經被用在真實的超導器件上了。
SCORECARD: flat plan vs. going 3D feature flat (2D) 3D (flip-chip + TSV) ------------------- --------------- --------------------- routing room runs out fast much more, on tiers reach inner qubits hard (snake out) easy (out the back) crosstalk control harder easier (separated) new interfaces few MANY (each adds risk) fabrication simpler harder, lower yield maturity well-proven real but still early 3D buys you room and quiet -- and charges you in interfaces.
一句老實話：每個介面都可能漏
把難處直白地說出來。量子位元的量子態很脆弱，凡是材料不完美的地方，它就會滲漏流失。每一個凸點、每一個通孔、每一處兩塊晶片相接的新表面，都是這種流失的新發生地。所以三維不是白來的：你拿「地方」和「安靜」去換，換來的是許多新的介面，而每一個都可能讓量子位元的壽命少掉一點。整門手藝，就在於把這些介面做得足夠乾淨，讓你賺到的遠遠多過損失的。
還有第二個、更安靜的代價：良率。一塊平的晶片，是「一個東西得做對」。而一疊三維結構，是好幾塊晶片都得做對，然後還要彼此對得嚴絲合縫、焊得天衣無縫。每多一道工序，就多一次讓一個微小瑕疵毀掉整疊的機會。你疊的層數和連接越多，造出一個能用的就越難——而且整片晶片上，量子位元本身也參差不齊，總有一些落在目標之外。如何把這良率推上去，工程師們至今仍在摸索。
- 做出兩塊（或更多）晶片：一層潔淨的量子位元層和一層密集的佈線層，各按自己最喜歡的方式來做。
- 把佈線層翻過來，面對面地對準、架在量子位元層上方，再用一顆顆小金屬凸點把它們連上。
- 在矽片裡鑽出矽穿孔，讓訊號能從背面離開，而不必只沿著邊緣往外爬。
- 測試做好的整疊——並接受總有一些會失敗，因為每多一個介面和一道工序，良率就會下降一些。