佈線瓶頸與低溫 CMOS

每個量子位元幾根線，加起來很快就爆了

想像晶片待在一台稀釋製冷機的最底部，比深空還冷。要驅動它，上方室溫的電子設備必須把微波脈衝送下去，以驅動和讀出每個量子位元。這些訊號沿著同軸纜線傳送——那是又硬、有手指那麼粗、鍍金的線，蜿蜒穿過製冷機的每一層冷區。

麻煩在於數量。一個典型的超導量子位元，需要好幾根專屬於它的線：一根驅動單位元閘，常常還有一根用來調它的頻率，再加上至少一根用於讀出。乘以量子位元的數目，纜線就堆成山。一台 50 位元的機器，已經要靠上百根同軸線組成的一片「森林」來運轉；把它放大到一台有用的糾錯機器所需的數百萬量子位元，你根本塞不下這些纜線——更別提給它們降溫了。這就是[[wiring-bottleneck|佈線瓶頸]]。

  roughly how the cable count grows

   qubits   lines/qubit   total coax lines (order of)
   ------   -----------   --------------------------
      1         ~3                 ~3
     50         ~3                ~150
    100         ~3                ~300
  1,000,000     ~3            ~3,000,000  (cannot fit)

  'lines/qubit ~3' = one drive + one flux/tune + one readout
  the fridge has finite space and finite cooling power;
  millions of independent coax lines fit in neither.

纜線數量隨量子位元數增長；規模一大，光是纜線就在物理上塞不下，還沒算它們帶來的熱。

熱，以及讓情況更糟的笨重元件

纜線不只是訊號的通道——它也是熱量的通道。每根同軸線都是一座熱橋，把製冷機溫暖的頂部和冰冷的晶片連在一起，你每多加一根，就有多一點熱漏進最冷的那一層。那一層的製冷功率，是以毫瓦的零頭來計的；要是把它全花在給纜線升溫上，製冷機就再也維持不住讓晶片正常工作所需的低溫了。那些為你傳送訊號的纜線，正悄悄地與你的冰箱作對。

讀出讓情況更糟，因為讀一個量子位元通常需要一隻環行器：一個小元件，讓訊號只能朝一個方向通過、不能倒回，於是晶片傳來的微弱回聲能抵達放大器，而放大器自身的雜訊又被擋住、不會反撲回量子位元。環行器工作得很出色——但每一隻都是硬幣大小的沉重圓塊，裡頭滿是磁性材料，而每條讀出線大約就要一隻。在冷板上疊幾百隻，你就有了一片又笨、又重、根本無法擴展的「黃銅叢林」。

  signal path down a single readout line today

   300 K  room-temp electronics
   (warm)      |  coax (carries signal AND heat down)
              v
   ~4 K     attenuators / amplifier stages
              |  coax
              v
   ~10 mK   [ CIRCULATOR ]  <- coin-sized, magnetic, heavy
   (cold)        |             one per readout line
              QUBIT CHIP

  add up: many coax lines  +  one bulky circulator each
          = space runs out, cooling budget runs out

今天的一條讀出線：每個冷區都有一根同軸纜線，底部還有一隻笨重的環行器——乘以每個量子位元，空間和製冷預算就都用光了。

主流的出路：多工與低溫 CMOS

如果你負擔不起「一個量子位元一根線」，那麼顯然的一步，就是讓一根線服務於許多量子位元。這就是[[multiplexed-readout|多工讀出]]：你給幾個讀出諧振器各自稍微不同的頻率，把它們全接到同一根線上，然後發出一把「梳齒」般的多頻訊號，按音高把回聲分揀開，一次就把它們都讀了。十個量子位元，一根線。這一招已經能用、也廣泛在用——它是緩解瓶頸裡最便宜、最成熟的辦法。

更大的設想，是乾脆不再從室溫把控制訊號一路送下去。[[cryo-cmos|低溫 CMOS]]的意思，是製造普通的矽控制晶片——和你手機裡一樣的電晶體製程，只是設計成能在幾開爾文下工作——並把它們放進製冷機內部，靠近量子位元。這樣，從溫到冷的長纜線就只需傳送少量數位指令和一個時鐘，真正的微波脈衝在冷區就地生成。穿過溫-冷邊界的纜線少得多，瓶頸大大緩解。

  before  (one cable per qubit, signals made warm)

   300 K  [ generate every pulse here ]
            | | | | | | | | |   many long coax lines
            v v v v v v v v v
   10 mK  Q Q Q Q Q Q Q Q Q   chip

  after  (cryo-CMOS + multiplexing)

   300 K  [ a few digital lines + clock ]
            |   (thin, low-traffic)
            v
   ~4 K   [ CRYO-CMOS controller ]  <- makes pulses locally
            | shared / multiplexed lines
            v
   10 mK  Q Q Q Q Q Q Q Q Q   chip

  fewer wires cross the warm->cold boundary

之前：每個脈衝都在室溫生成、沿各自的纜線推下去。之後：一個冷控制器就地生成脈衝，於是只有一小束共享的線進入製冷機。

為什麼低溫 CMOS 很有希望，卻仍處早期

誠實的關鍵就在這裡。一塊矽控制晶片，哪怕做得很高效，也會耗散功率——電晶體開關，就是電晶體在生熱。把這塊晶片放進冷區，它的廢熱就正好落在量子位元賴以生存的、那點稀缺的製冷預算上。你只是把「纜線漏熱」的問題，換成了「電晶體傾倒熱量」的問題。於是整個設計博弈變成：在盡可能少耗功率、因而盡可能少佔製冷預算的前提下，交付乾淨的控制脈衝。

正因如此，這些控制器通常被放在製冷機裡更溫暖、更寬裕的一層（4 開爾文上下），那裡有多得多的製冷功率可用，而不是直接放在最冷板上、緊挨著量子位元。這給熱量留出了餘地，代價是仍需向晶片拉一些線下去。這個領域正在取得真實進展——實驗室裡已經有能工作的低溫 CMOS 控制器——但要在守住緊繃的功率預算的同時，達到室溫電子設備那樣的訊號純度，在規模上尚未做到。

估算控制器所在那一層可用的製冷功率（4 K 處遠大於 10 mK 處）。
為每條控制通道可耗散的功率定預算，再乘以量子位元數——總和必須保持在那點製冷功率之下。
把低溫 CMOS 電路設計到那個單通道功率，同時仍能產生足夠乾淨、不給量子位元添誤差的脈衝。
若熱量仍然超預算，就更積極地多工，或把控制器移到更溫暖的一層——並接受更溫暖那層意味著的額外佈線。