微影與接面製造

從光禿禿的晶圓到帶圖案的金屬

一塊超導量子晶片，最初只是一片乾淨平整的絕緣晶體薄片——通常是矽或藍寶石——我們叫它基板。整塊晶片幾乎全是擱在基板上面的薄金屬圖形：電容極板、佈線、諧振器，以及那些極小的接面。第一步的工作，就是把金屬鋪上去，再把它刻成恰好正確的形狀。形狀稍微差一點，量子位元的頻率就會落偏。

把金屬鋪上去這一步，叫做薄膜沉積：在一個真空腔裡，源金屬被加熱或濺射，直到它的原子飄過來、落在冷晶圓上，一層層堆出一層往往只有約一百奈米厚的膜。對於大的結構——極板和導線——你想要的是一層乾淨的超導薄膜，比如鈮或鉭，因為這層膜的品質，悄悄決定了量子位元能把一個量子態保持多久。

要刻出形狀，你得先在晶圓上塗一層對光或電子敏感的膜，叫做光阻，然後把你的設計畫進去。對於非常精細的部分——尤其是接面——這道畫線是用電子束微影完成的：一束聚焦的電子一點一點描出圖案，像一支細到不可思議的筆，能做出只有幾十奈米寬的特徵。它慢，而且是逐點串列的，但它精確到足以勝任晶片上最小的那些結構。

整個流程，從頭到尾

退一步看，這套配方其實很短：鋪膜、畫圖案、一氣呵成長出接面、再去掉多餘的金屬。巧妙之處在中間——用同一層光阻做遮罩，在不破壞真空的情況下一次性做出一個接面。下面把這個流程畫成一張分階段圖。

QUBIT-CHIP PROCESS FLOW (one junction shown)

  [1] DEPOSIT      clean superconducting film on substrate
        |          (niobium / tantalum, ~100 nm)
        v
  [2] PATTERN      e-beam draws junction shape into resist
        |          (suspended bridge left in the resist)
        v
  [3] EVAPORATE    tilt wafer, deposit metal layer A
        |
        v
  [4] OXIDIZE      let in oxygen -> thin oxide grows on A
        |          (this is the junction barrier!)
        v
  [5] EVAPORATE    re-tilt, deposit layer B over the oxide
        |          ( A / oxide / B  =  the junction )
        v
  [6] LIFT-OFF     dissolve resist -> unwanted metal floats away
        |
        v
      finished junction on chip

從光禿禿的基板到一個做好的接面，共六個階段。第 3 至 5 步在同一次抽真空中連續完成；第 4 步長出的氧化層，就是接面的位障。

第 3 到 5 步是整套製程的核心，它用了一個叫做陰影蒸鍍的技巧，圍繞一個多蘭橋接面來實現。電子束圖案會在縫隙上方留下一道極小的、懸空的光阻橋。把晶圓朝一個方向傾斜，蒸發的金屬就落成基板上的第一塊金屬片。接著放進受控的一小會兒氧氣，在這塊金屬片上長出一層細如鬚的氧化層。再把晶圓朝另一個方向傾斜，鋪下第二塊金屬片——因為橋的陰影，它落下的位置稍有偏移——於是它只在有氧化層的地方與第一塊重疊。金屬、薄氧化層、金屬：這一處重疊就是接面。

最後一步——剝離——是最讓人舒心的一步。把晶圓泡進一種溶劑裡，溶解掉剩下的光阻。所有壓在光阻上面的東西——所有沒有直接落在基板或接面上的金屬——就這麼浮起來、被沖走。留下的，正是你真正想要的那個圖案，連同那個接面。

為什麼兩個接面從來不會完全一樣

下面是要誠實說的部分。上面每一步都有一點點抖動。光阻裡的橋，做出來或寬或窄了一絲，重疊面積就變了。氧化時多進或少進了一點點氧氣，位障就厚了或薄了不到一個原子的零頭。薄膜的邊緣略有粗糙。這些都不是錯誤——它們是任何真實物理過程都會有的尋常離散。可正因為臨界電流對重疊面積和氧化層厚度依賴得如此陡峭，這些小小的抖動就化成了整塊晶片上量子位元頻率的實實在在的散布。

瞄準一個目標接面：選定重疊面積和氧化條件，讓量子位元理應落在比如說 5.0 吉赫茲。
一次性做出一整塊晶片那麼多的接面——每個接面都經歷同樣的蒸鍍和氧化。
量測它們，發現頻率散落在目標附近的一條帶子裡，而不是不偏不倚地停在目標上。
在一塊帶許多位元的晶片上，有些相鄰位元漂得近到會相撞——這正是設計章節裡講過的頻率擁擠問題。

所以製造和設計並不是兩個互不相干的世界。你在實驗檯上能做到的離散度，恰恰決定了你能把量子位元的頻率排得多緊，而這又直接反饋回頻率擁擠。收緊氧化條件、把薄膜做得更平滑、以及事後量測並修整接面，都是正在進行、持續推進的工作。它確實比十年前好了很多——但仍然沒有被解決。

輕輕碰一點品質的數學

製造決定的不只是頻率；它還決定了晶片有多損耗——一個量子態漏掉得有多快。有一種不靠繁重數學就能想明白這件事的乾淨辦法。損耗藏在材料裡：各個表面、各層氧化物、薄膜與基板之間的介面。兩個數字就能抓住它。一個是量子位元的電場有多少落在某一塊損耗區域裡——它的參與度。另一個是那塊材料本身有多損耗——它的損耗角正切。相乘，再加總。

MATERIAL LOSS, KEPT LIGHT

  1 / Q_i  =  sum over regions of  ( p_r  x  tan_d_r )

  Q_i     = internal quality factor (bigger = lower loss)
  p_r     = participation: fraction of the field in region r
  tan_d_r = loss tangent: how lossy region r's material is

  Example, two regions:

    region        p_r        tan_d_r       p_r x tan_d_r
    ----------    -------    ----------    -------------
    bulk crystal  0.90       0.000001         0.0000009
    surface oxide 0.001      0.002            0.0000020
                                          ---------------
                              sum 1/Q_i  =  0.0000029
                              so  Q_i    ~  340,000

  Note: the surface oxide holds almost none of the field,
  yet contributes MORE loss than the whole crystal.

參與度圖像的一個輕量版本。一層又薄又損耗的表面氧化層，儘管幾乎沒有電場落在其中，卻能主導 1/Q_i。

藏在這些數字裡的教訓，正是製造之所以難的全部緣由。一種材料可以幾乎不容納什麼電場，卻仍然是損耗的頭號來源，只因為它本身夠損耗。這就是為什麼人們對表面、氧化物、以及光阻怎麼清掉這些事沒完沒了地較真——那些壞角色又薄又幾乎看不見。更高的內部品質因子 Q_i 意味著壽命更長的量子位元，而追逐它，在很大程度上是一場材料與製程的仗，而不是畫電路的仗。