矽基自旋量子位元
自旋量子位元把量子資訊儲存在一個被囚禁在微小矽元件中的單個電子（有時是單個原子核）的自旋裡。你可以把電子的自旋想像成一根微觀的指南針：「自旋向上」扮演量子位元的 |0>，「自旋向下」扮演 |1>，而一個精心調諧的磁場再加上微波脈衝，就能把這根指針旋轉到兩者之間的任意疊加態。整套結構看上去和一個電晶體驚人地相似。
人們之所以激動，最主要的原因是尺寸和可製造性。一個自旋量子位元可以只有幾十奈米大小——遠小於transmon，後者是一個毫米尺度的電路。更妙的是，這些元件用矽製成，採用的正是已經能在一塊晶片上印出數十億個電晶體的同一套 CMOS 製造工藝。這個押注一句話就能說清：如果一個量子位元看上去就像一個電晶體，那麼也許這個市值兆美元的半導體產業最終能造出數百萬個。這是一個製造上的押注，而不是一件已經完成的產品。
誠實地說說它的弱點：自旋量子位元對其所處的材料環境極其敏感。矽中游離的核自旋和電荷雜訊會擾亂量子態，這在歷史上一直損害著相干時間。改用同位素提純的矽-28（它沒有核自旋）能帶來很大改善，在最好的元件上，報導的單量子位元和雙量子位元閘保真度已經攀升到 99% 以上。剩下的難題是規模化下的一致性：要造出一百萬個彼此足夠接近、能夠被統一控制的量子位元，並把它們全部連線起來。
# Modality-agnostic: a 2-qubit circuit in Qiskit. # The SAME logical circuit can target a spin-qubit, # transmon, or trapped-ion backend -- only the # hardware compiler and timings change underneath. from qiskit import QuantumCircuit qc = QuantumCircuit(2, 2) qc.h(0) # put qubit 0 into a superposition qc.cx(0, 1) # entangle qubit 0 and qubit 1 qc.measure([0, 1], [0, 1]) print(qc)
拓樸量子位元
拓樸量子位元嘗試了一種根本不同的策略：它不靠持續不斷的糾錯來對抗雜訊，而是力圖讓硬體對局域雜訊天生具有抵抗力。其思路是把量子資訊以非局域的方式儲存——把它分散在整個系統中，使得任何微小的、局域的擾動都既讀不出也破壞不了它。一個常見的比喻是辮子：如果你把資訊編碼在幾股線相互編織的方式裡，那麼一次微小的局域戳碰無法解開一條辮子，只有刻意的、整體性的重新排布才能改變它。
它所設想的基本構件是一些奇異的準粒子（常被討論為馬約拉納零模，Majorana zero modes），理論預言它們會出現在特殊的超導奈米線兩端。理論上，儲存在它們集體態中的資訊受到拓樸的保護——受保護的是整體的圖樣，而不是任何一個脆弱的局部。如果它能在大規模下奏效，就有可能大幅降低普通量子糾錯所要求的那種驚人的開銷。
還有一處誠實的微妙之處：「受拓樸保護」並不等於無差錯。即便在最理想的理論中，這種保護也只是部分的——它壓制的是某些局域錯誤，而你能「免費」做的閘也很有限，所以你仍然需要額外的技術（很可能還需要一些糾錯）才能達到完整的容錯。它的吸引力在於，從一個雜訊本底從一開始就被壓得更低的硬體平台出發，這和大多數超導與離子方案所走的表面碼路線是一個不同而互補的押注。
一份權衡取捨的評分表
沒有哪一種路線在所有方面都最好。每一種都在相干性、速度、連通性和可製造性之間互相權衡取捨。下面是一份誠實而刻意做得粗略的評分表——它給的是方向性的感覺，而不是精確的基準數據，而且這些數字每年都在變化。
MODALITY QUBIT SIZE GATE SPEED CONNECTIVITY MFG PATH MATURITY
-----------------------------------------------------------------------------
Superconducting ~mm fast (ns) near-neighbor custom fab most mature
(transmon)
Trapped ion atom-scale slow (us) all-to-all vacuum/optics mature,
per gate (small traps) small N
Spin (silicon) ~10s nm fast (ns) near-neighbor CMOS (!) promising,
early
Topological (proposed) (proposed) (proposed) exotic largely
materials unrealized
Legend: ns = nanoseconds, us = microseconds. "MFG PATH" = manufacturing path.
These are rough, directional comparisons -- treat them as intuition, not data.對這張表做幾點誠實的解讀。離子阱往往擁有最長的相干時間和極佳的保真度，並天然具備全連通耦合，但閘速度慢、規模化棘手。超導系統速度快、工程上最成熟，但量子位元體積大，需要毫克耳文量級的製冷機。自旋量子位元體積極小，有望搭上 CMOS 這趟便車，但還很年輕，且要和材料雜訊搏鬥。拓樸則是一張未知數的牌：保護機制有可能徹底改變格局，但它還不是一個你能拿來執行電路的工作平台。
為什麼至今還沒有明確的贏家
人們很容易想要一種唯一"最好"的量子位元，就像經典計算最終被某一種晶片架構所主導那樣。但量子硬體還遠沒到那一步，假裝情況並非如此，正是本指南所要避免的那種炒作。原因在於，目標並不是今天這種帶雜訊的機器——而是未來一台容錯的電腦，它擁有許多可靠的邏輯量子位元，而我們還不知道哪一種物理平台能以最低的代價抵達那裡。
每一種路線都在被同時按一張嚴苛的、多維度的清單來評判：要有足夠高的閘保真度以越過糾錯閾值，要有足夠長的相干性，要有快速的閘、良好的量子位元之間的連通性，以及——這一點至關重要——一條通向數百萬量子位元的可信路徑。一個平台可能在其中三項上都很出色，卻在第四項上栽了跟頭。今天，超導和離子機器在已演示的成果上領先；自旋量子位元在製造的故事上領先；而拓樸路線目前只在紙面上領先。
所以，正確的態度是既有耐心又抱持多元的可能。完全有可能這個領域最終會針對不同的任務採用不同的路線，或者由某種混合方案勝出，又或者今天的領跑者被人超越。誠實地承認不確定性並不是這個領域的弱點；它只是對科學目前真實所處位置的一種準確描述。
控制電子學與協同設計
下面是行銷簡報通常會略過的一部分故事：量子位元只是整台機器的一半。每一個量子位元都需要控制電子學來產生它所需的精確微波或雷射脈衝，把訊號送進去，再把測量結果讀出來。當你從幾十個量子位元擴展到成千上萬乃至更多時，這一控制層就會成為最主要的工程瓶頸之一——它有時被稱為「佈線問題」。
對於那些在低溫下運行的平台，這個挑戰最為尖銳。超導量子位元和矽基自旋量子位元生活在接近幾毫克耳文的稀釋製冷機裡，然而今天大部分控制電子學卻處在室溫下，這意味著每幾個量子位元就要有一大束電纜一路通進製冷機。你沒法把一百萬根電纜塞進一台製冷機。自旋量子位元在這裡又多了一條有意思的有利論據：因為它們是用 CMOS 製造的，所以有希望把控制電路做在同一塊晶片上或緊挨著它，並工作在低溫下（「低溫 CMOS」，cryo-CMOS）。