抑制共有的部分
想像兩個朋友站在一張彈簧床上，而你只關心他們頭頂之間的*高度差*。如果有人把整張彈簧床彈起來，兩個人的頭會一起上下起伏——但兩人之間的高度差幾乎不變。只量這個差，彈跳便乾脆消失了。這個技巧——只關心兩個訊號之間的差值，而忽略兩者共有的東西——正是類比 IC 設計中最重要的一個思想。
真實的晶片身處一個充滿敵意的環境。電源漣波、基板雜訊、溫度漂移，以及來自附近數位 時脈 的串擾，都會對你的電路施壓。殘酷之處在於：這些垃圾大多會等量地出現在附近的每一根線上——它們對這些線而言是*共有的*。所以，與其讓電路相對於一個固定的地去放大單個 電壓（那樣會把雜訊也一起放大），我們改為給它餵兩個電壓，並只問一個問題：*它們相距多遠？* 共有的垃圾騎在兩個輸入上，於是相互抵消。
差動對
做這件事的電路在此。取兩個匹配的 MOSFET，把它們的源極接在一起。在這個共同節點下方，掛一個尾 [[current|電流]] 源——一份固定的電流預算，比如 100 µA，這對電晶體必須共享它。兩個閘極是你的輸入；兩個汲極是你的輸出。這就是 差動對，地球上幾乎每一個 op-amp、比較器和資料轉換器都是從它起步的。
尾電流源正是關鍵所在。因為總電流是*固定的*，這對電晶體唯一的自由就是如何分配它。讓一個閘極比另一個稍高一點，電流就會向那一側傾斜——一個汲極流出得更多，另一個則恰好少出同樣多，就像一個總重量固定的蹺蹺板。如果*兩個*閘極一起抬高（純共模的動作），分配比例則完全不變：每一側仍然各取一半。這對電晶體從根本上就看不到兩個輸入共有的訊號——這是刻進物理本身的抑制，而不是事後再外加上去的。
對於給定的一點點推動，電流會傾斜得多厲害？這個靈敏度就是 轉導 gm——每伏輸入對應多少輸出電流——它決定了增益。對一個工作在飽和區的 MOSFET，gm 取決於你把它驅動到閾值之上多狠（即過驅動電壓 Vov），而最省事的記法是用元件本就流過的 偏置 電流來表達：
gm = 2 * Id / Vov ; transconductance from the bias point ; Id = drain (bias) current through one side ; Vov = Vgs - Vth (overdrive), how hard the device is turned on ; small overdrive -> larger gm for the same current (efficient)
從差動對到 op-amp
光禿禿的差動對只會傾斜電流，但你想要的是一個輸出電壓，而且要有大量增益。兩步即可收尾。第一，你得把那個雙端（差分）電流變成一個單端電壓。優雅的訣竅是用一個主動負載：用一個 電流鏡 給兩個汲極封頂。鏡像把一側的電流複製過來強加到另一側，於是兩半就*相加*而不是相互抵消——你在單個輸出節點上免費收下了完整的差分訊號。
第二，那個輸出節點對地有一個高電阻（即電晶體的輸出電阻 ro）。增益不過是轉導作用在這個電阻上：訊號電流 gm·vin 在 ro 上建立起一個電壓。所以單級大致能提供 增益 = gm · ro，也就是元件的*本徵增益*——往往只有 20 到 40（幾十倍），對精密工作而言遠遠不夠。你每級聯一級，增益就乘一次，這正是為什麼單單一對差動對很少能撐起全部故事。
Av(single stage) = -gm * ro ; magnitude gm*ro = intrinsic gain (tens to ~hundreds) ; gm = transconductance (signal current per input volt) ; ro = output resistance of the stage (how much voltage that current builds) ; the minus sign: a common-source stage INVERTS
把差動對的輸出疊到第二級放大上，你就有了一個 運算放大器 的骨架：一個擁有巨大增益、兩個輸入（+ 與 −）和一個輸出的 放大器。我們之所以想要這麼大的增益，是為了能用 負回授 把它大部分扔掉——用裸增益去換精度、可預測性，以及一個由電阻比值（而不是變幻莫測的電晶體參數）決定的閉環響應。（回授那段故事是下一個台階。）
兩級 op-amp
經典教科書裡的 op-amp 恰好由你現在已經認識的兩個放大級搭成。第一級是帶電流鏡負載的差動對：它負責做差、共模抑制，以及第一份增益。第二級是一個 共源放大器——一個單電晶體，接過第一級的輸出再放大一遍，同時把輸出擺動到接近電源軌。兩級 gm·ro 相乘起來，輕鬆就能達到 1,000 到 100,000（60 到 100 dB）的開迴路增益。
但把兩個高增益級背靠背疊在一起是危險的。每一級都會增加延遲（相位滯後），而一旦你用回授把迴路閉合，足夠多的滯後就會把本來幫忙的負回授變成*正*回授——於是放大器不再穩定下來，而是開始振盪。解決之道是 頻率補償：跨接在第二級兩端的一個小 電容（Cc）。藉助米勒效應，它表現得像一個大得多的電容，刻意把放大器放慢，讓它的增益在相位滯後變得致命之前就跌到 1 以下。
同一個補償電容也決定了放大器的速度。在米勒補償下，增益頻寬積（GBW）等於輸入對的轉導除以那個電容——gm1 / (2π·Cc)。而這裡還藏著第二個速度上限：尾電流給 Cc 充電的快慢，限定了輸出的最大變化率，也就是 轉動率（大約 I_tail / Cc）。小訊號受 GBW 約束；大的階躍則會先撞上轉動率極限。
.ac dec 20 1 1G ; small-signal gain & phase vs frequency (1 Hz -> 1 GHz) .op ; check the DC bias point: is the tail splitting evenly? ; read off the .ac plot: ; DC gain = gain at low frequency (the 60-100 dB plateau) ; GBW = frequency where gain magnitude crosses 0 dB (=1) ; PM = 180 deg minus the phase lag at that 0 dB crossing
增益、擺幅與規格書
一份 op-amp 的資料手冊就是一紙合約，少數幾個數字幾乎就能告訴你一切。開迴路增益（A_OL）是裸的、無回授的增益——就是那幾萬倍。它故意做得這麼大：回授會拿它去換精度，你起步時手裡越多，最終結果就越精確。GBW 告訴你這份增益如何隨頻率衰減；增益和頻寬是一比一地此消彼長，所以一個 GBW 為 10 MHz 的 op-amp，只有到 1 MHz 才能給你 10 倍的增益。
輸出擺幅是指：在電晶體離開飽和區、增益崩塌之前，輸出能逼近電源軌多近——一個能擺到距每條軌 100 mV 以內的元件，在一個 1.8 V 的電源上浪費的電壓，要遠少於一個差了整整一伏才停下來的元件。輸入失調電壓是匹配不完美帶來的小小固有誤差：給兩個輸入餵相同的電壓，真實 op-amp 的輸出卻並不恰好居中，就好像在輸入端偷偷加了幾毫伏。失調主要由失配和低頻的 1/f（閃爍）雜訊 主導，而寬頻的本底嘶聲則來自 熱雜訊（4kTR）。
這對電晶體抑制共有雜訊的本事好不好，有它自己的招牌數字：共模抑制比（CMRR）——差模增益與共模增益之比，以 dB 計。80 dB 的 CMRR 意味著：放大器對你在意的那個差值的響應，要比對兩個輸入共有的垃圾的響應強 10,000 倍。它是差動對和良好匹配所做的一切的量化回報，也是類比 訊雜比 能在一顆嘈雜晶片裡存活下來的原因之一。
把 op-amp 當作一塊積木
一旦你信任了那幾個數字，你就不再去操心裡面的電晶體了。op-amp 變成了一塊可重用的積木——一個有兩個輸入和一個輸出的三角形——你把它接進更大的系統裡，就像數位設計師實例化一個加法器那樣。內部的 小訊號 細節是真實存在的，在你設計或除錯它時確實要緊；但日常使用中，你是從它的規格書、而不是它的電路圖來推理這塊積木的。
而這些積木*無處不在*。一個 ADC 用 op-amp 和比較器（一個被逼到硬判決的差動對）來取樣並數位化。一個 DAC 和一個 能隙基準 靠它們來穩住電壓。濾波器、感測器前端，以及 PLL 內部的迴路濾波器，全都是喬裝打扮的 op-amp。把這一塊積木學透，你就握住了大半個類比 晶片 的萬能鑰匙。