為何需要這一切：進來是交流，想要的是直流
想像潮水在港口的防波堤前一進一退。每個週期裡，水兩次往一個方向衝、兩次又衝回來。這就是你牆上插座裡的電：交流電，一個平滑地擺向正、再擺向負、再擺回正的電壓——在北美每秒 60 次，在世界其他大部分地方每秒 50 次。它是*長距離輸送*能量的完美形式，因為變壓器可以把它升到數十萬伏特上路，再在另一端降回來。
但小裝置*內部*幾乎沒有東西想要潮水。微處理器、記憶體晶片、運算放大器——它們全都需要一池平靜、穩定的水塘：一個從不反向、幾乎不晃動的固定正電壓。若你遞給邏輯晶片一個每秒擺向負電 100 次的電壓，它不只是會出錯，而是會被烤熟。電源供應器的整個任務，就是把港口的潮水變成一池靜水。這條鏈有三個階段，而這一階要建造前兩個。
wall step chop & steady
socket → down → smooth → output
~230 Vac ~12 Vac rough DC clean DC
[transformer] [RECTIFIER] [smoothing [REGULATOR]
+ diodes capacitor] (final rung)
^^^ this rung covers the middle two stages ^^^半波整流：單顆二極體的土法煉鋼
回想二極體最拿手的一件事：它讓電流朝一個方向通過，並對另一個方向砰地關門。把單一顆二極體與你的交流電源和負載串聯，它就像潮水上的單向旋轉閘門。當波形擺向正，二極體被順向偏壓——它導通，電流流向負載。當波形擺向負，二極體被逆向偏壓——它阻擋，負載什麼也看不到。向下的隆起被直接刪除了。
AC in diode load voltage (half-wave)
╱╲ ──►|──
╱ ╲ o────────┤ ├────o ╱╲ ╱╲ ╱╲
─────╲╱─ │ │ ╱ ╲ ╱ ╲ ╱ ╲
╲╱ [AC source] [R load] ── ────── ────── ──
| flat | flat | flat
positive humps pass → (negative humps blocked)它能用——而且很糟。看看那個輸出：每個週期有完整的一半，負載*什麼也得不到*。你扔掉了波形中一半的能量，剩下的隆起彼此相隔甚遠，留下大片空缺待後面填補。還有一筆來自第一階的代價：二極體會從頂端偷走它的 0.7 V 順向壓降，所以 12 V 的峰值抵達時約剩 11.3 V。半波整流器只在電流極小、便宜至上的地方存活——涓流充電器、一顆狀態 LED、某個感測器的偏壓。
全波橋式：把波形對折起來
現在來看優雅的解法。與其*扔掉*負的隆起，何不把它們*翻上來*？想像抓住潮水中向後流的部分，把它對折過來，讓它們也向前推。如此一來，負載在*每一個*半週期都得到一個隆起，頻率加倍，而且沒有黑暗的空缺。這正是四顆二極體接成菱形——橋式整流器——所完成的事。
D1 ►| |◄ D2
┌──────────┬──────────┐
│ │ │
AC ○ ●──────────● + out (always positive)
│ [R load] │
AC ○ ●──────────● − out
│ │ │
└──────────┴──────────┘
D3 ◄| |► D4
+ half-cycle: current via D1 → load → D4
− half-cycle: current via D2 → load → D3
→ load current ALWAYS flows the same way把它走一遍，巧思便豁然開朗。在正半週期，上方的交流端點為高：電流經過一顆二極體、往下穿過負載、再經由下方一顆二極體返回——從+側進入負載。在負半週期，交流端點極性互換，*另一對*二極體導通，但——這正是整個訣竅——電流仍從+側進入負載。負載分辨不出此刻是哪個半週期。兩個隆起出來時都指向同一個方向。
倍增之中藏著一個微妙的紅利。半波整流以交流的線頻送出隆起——譬如 50 Hz。橋式在*兩個*半邊都送出隆起，所以漣波以 100 Hz 重複。頻率加倍，電容必須獨自滑行的時間就減半，而正如我們即將計算的，這直接讓漣波減半。全波贏了兩次：它填滿了空缺，*又*縮小了剩下的部分。
濾波電容：一個盛裝電荷的水桶
整流後的隆起現在都是正的了，但它們仍是隆起——電壓在每兩個之間掉到零。為了把它們撫平，我們在負載兩端並聯一個電容，而正確的心像是一個由脈動式幫浦灌注的水桶。當幫浦推送（隆起上升）時，它一邊把水桶灌滿、一邊同時供應負載。當幫浦怠速（兩個隆起之間）時，水桶靠著放掉一點自己的水，讓負載繼續運轉。水桶越大，下一個脈衝再灌之前，水位掉得越少。
without cap (full-wave): with smoothing cap:
╱╲ ╱╲ ╱╲ ╱╲ ╱╲ ╱▔▔╲_ ╱▔▔╲_ ╱▔▔╲_
╱ V V V V ╲ ╱ ╲╱ ╲╱ ╲
────────────────── ─────────────────────────
drops to 0 each gap cap recharges on each peak,
coasts (slowly droops) between
↕ this droop = RIPPLE觀察電容在一個週期內的行為，你會看見兩個截然不同的階段。每個峰值附近，整流電壓超過電容的電壓，於是一陣*短促而尖銳*的電流大口把水桶灌滿。接著輸入降到電容之下；最近的二極體轉為逆向偏壓而斷開，在週期的大部分時間裡，只剩電容獨自撐起負載、透過它放電。那道緩慢的下垂，以 100 Hz 重複，就是剩下的漣波——「粗略直流」裡的「粗略」。
實作範例：漣波到底有多大？
讓我們把數字套到那道下垂上。每位電源供應設計者腦中都揣著一條漂亮又簡單的公式。當電容滑行時，它以電流 I 供應負載達時間 t，而電容的電壓會下降 ΔV = I·t / C。把這點和「全波電源的滑行時間大約是一個漣波週期——t ≈ 1 / (2f)，其中 f 是線頻」這個事實結合，你就得到實用公式：
ripple voltage (full-wave bridge):
I_load I_load
V_ripple ≈ ─────── = ───────────────
f · C (line freq)·(2)·C
^
note: use 2f for full-wave (100 or 120 Hz),
just f for half-wave (50 or 60 Hz)
This is a peak-to-peak estimate, and it is
deliberately a slight OVER-estimate — safe to design with.現在來一個具體的電源。假設我們的橋式整流器供應一個吃 I = 0.5 A 的電路，濾波電容是 C = 2200 µF（一個非常常見的值），線頻為 50 Hz，所以全波漣波以 100 Hz 重複。代入：
- 全波就用 2f 寫下公式。V_漣波 ≈ I / (2f · C)。
- 填入數字。V_漣波 ≈ 0.5 A /（2 × 50 Hz × 2200×10⁻⁶ F）= 0.5 / 0.22 ≈ 2.3 V 峰對峰。
- 解讀它。若電容的峰值約 16 V（一個 12 Vac 變壓器，×√2，再減去兩個二極體壓降），它會在每道漣波的谷底下垂到大約 16 − 2.3 ≈ 13.7 V，直到下一個峰值再把它頂回去。
- 判斷夠不夠好。2.3 V 的漣波，要直接驅動一顆 5 V 晶片實在太粗糙——但它是餵給穩壓器的*完美*食物，穩壓器只需要輸入隨時保持在目標值上方幾伏特即可。13.7 V 從不接近 5 V，所以穩壓器很滿意。
齊納二極體：一顆愛崩潰的二極體
回到第一階，我們畫過二極體的 I–V 曲線，並注意到在很左邊有一道懸崖，叫做逆向崩潰——一顆被你往反方向推得夠用力的二極體，會突然潰決而導通。對普通二極體而言，那是死刑。但若你*刻意設計*一顆二極體，讓它在一個精確、溫和、可重複的電壓崩潰——然後*故意讓它在那裡工作*呢？那顆二極體就是齊納二極體，它存在的全部理由，就是安全地住在那道懸崖邊。
魔法在此。在其額定崩潰電壓之上——譬如 5.1 V——齊納二極體會箝制住。讓差異極大的逆向電流灌過它，它兩端的電壓幾乎不從 5.1 V 挪動。它表現得像一面固執的電壓牆：接面物理讓電流幾乎垂直上升，而電壓維持被釘住。聽起來耳熟嗎？這正是第一階那個順向 0.7 V 的膝點，只是被鏡射到逆向區，並由廠商調校到你訂購的任何數值——3.3 V、5.1 V、12 V，以及之間數十種。
I (current)
▲
│ forward (like a normal diode)
│ ╱
────┬───┼─────────────╱──────► V
╱ │ │ 0.7 V
╱ │ │
│ │ reverse leakage ≈ 0
│ │
▼ Zener clamps here at −Vz (e.g. −5.1 V):
current shoots down, VOLTAGE STAYS FLAT
symbol: ──►|── (note the bent 'Z'-shaped bar)把一顆接成並聯（分流）穩壓器，你就有了電子學中最簡單的穩壓器：一個電阻從你的粗略直流接到齊納二極體，齊納的陰極接電源、陽極接地，你受保護的輸出則取自齊納兩端。電阻吸收多餘的電壓；齊納吸納負載不要的任何電流，把該節點維持在 V_Z。把實作範例中那個起伏的 13.7–16 V 餵進去，便能取出一個穩固得多的 ~5.1 V——給感測器或比較器用的乾淨小參考。