從像素到一箱板子
退一步，看看這一階把你帶了多遠。第 1 篇解釋了一塊印刷電路板在物理上是什麼——FR-4 加上銅箔層、防焊層與絲印。第 2 篇把你的電路圖變成了佈局，由網表作為兩者之間的合約。第 3、4 篇給了你物理的詞彙——走線、導孔、焊墊、封裝——以及那個沉重的教訓：接地層和你畫下的迴路，本身就是電路的一部分。如今你有一份漂亮的佈局在螢幕上發光。它什麼也做不了。
在那幅發光的影像，和一塊你能握在手裡的板子之間，橫著一道幾乎絆倒每一個新手的鴻溝。有兩件事必須發生。第一，設計必須遵守一個真實工廠做得出來的規則——有些寬度細到蝕刻不出來、有些間距小到分不開、有些孔小到鑽不了。第二，設計必須匯出成一組製造商機器真正讀得懂的標準檔案；沒有人會把你的專案檔 email 給製板廠。這一篇談的，就是乾淨地跨過那道鴻溝，讓寄來的板子和你畫的板子一致。
設計規則與 DRC：工廠的規則手冊
每一家電路板工廠都會公布一份它做得到與做不到的清單，稱為它的設計規則或製程能力。那些數字平淡卻不留情面：最小走線寬度與最小間距（便宜的製板廠可能各允許到 0.15 mm，約 6 mil）、最小鑽孔（常是 0.3 mm）、最小環寬——那圈必須圍住孔的銅領，好讓鑽頭稍微偏一點仍落在金屬上——以及任何銅到板邊的最小淨距。畫一條比製板廠蝕刻得了還細的走線，或把兩個焊墊擺得比它分得開還近，這塊板子若不是做不出來，就是回來時帶著短路與斷線。
沒有人會用肉眼檢查上百條這樣的規則。你的 EDA 工具會跑一次設計規則檢查，也就是 DRC：你把製板廠的數字輸入一次，軟體就掃過整份佈局，標出每一處違規——這條走線是 0.12 mm，而最小值是 0.15；這兩個焊墊相距 0.1 mm；這個孔的環寬太薄。把它想成一個自動的可製造性校對員。它不知疲倦、照字面辦事：它抓不出一個愚蠢的設計，但它會抓出你每一處沒對好的淨距。一份乾淨的 DRC，是你匯出任何東西之前必須通過的關卡。
與此密切相關的是面向製造的設計，DFM——一層較柔軟的建議，DRC 不一定強制，但製板廠會感激你。在走線接上焊墊之處做淚滴，好讓略微偏位的鑽頭不會把它鑽斷；在表面黏著零件之間留下足夠空間，給組裝機器與返修用；別把一條細走線貼著板子最外緣走。DRC 告訴你什麼是被禁止的；DFM 告訴你什麼是明智的。兩者都存在，是因為工廠是一個帶著公差的物理製程，不是一台完美的印表機。
銅承載電流——也承載熱
走線不是一條理想的導線；它是一條薄薄的銅帶，而銅是電阻。它的厚度以盎司計：「1 oz 銅」指的是大約 35 微米厚的銅，是最常見的預設值。那一層的片電阻大約是每平方 0.5 毫歐姆，這裡的「平方」指任何長等於寬的一塊。所以一條 0.25 mm 寬、50 mm 長的走線是 50/0.25 = 200 個平方，得出 200 times 0.5 mΩ = 0.1 歐姆。推 1 A 通過它，你沿路損失 V = I times R = 0.1 V，並以 P = I^2 times R = 0.1 W 在銅裡散成熱。對一個邏輯訊號這不算什麼；對一條餵放大器的電源軌，那下垂的 0.1 V 可能很重要。
熱才是真正限定一條走線能承載多少電流的東西。硬把太多安培推過太細的銅帶，它就會發熱；發熱的銅電阻更大，於是更熱。製板廠與 IPC 的圖表把這件事化為一條經驗法則：對外層的 1 oz 銅，一條約 0.25 mm（10 mil）寬的走線，在溫升不過 10 °C 時承載大約半安到一安；一條 1 mm 的走線應付幾安；一條 5 A 的電源軌要的是一片寬鋪銅，而不是一條細線。這些是來自圖表的粗略指引，不是精確的定律——安全的做法是把電源走線放寬些，而讓邏輯走線細到 DRC 所允許的程度。
當一個零件本身發燙——一顆穩壓器、一顆功率電晶體——銅就兼任散熱器。零件底下一大片鋪銅或一整片電源層把熱往板子裡橫向攤開，而一叢小小的「散熱導孔」把那份熱縫到其他層的銅上，把散熱面積成倍放大。要應付真正的大功率，你會栓上一片金屬散熱片，但慷慨的一片鋪銅是每份佈局都該做的免費第一步。記得第 4 篇說過，導孔也承載訊號的回返電流；在這裡它們也承載熱。同一個不起眼的鍍通孔，一身兼兩職。
製板廠需要的那些檔案
DRC 一乾淨，你就匯出。工廠要的不是你那份可編輯的專案；它要的是一份凍結、毫不含糊、描述每一層的檔案。那個歷史悠久的通用語言是 Gerber 檔：每層一個檔，每個都是一串形狀——在這裡畫這條走線、在那裡灌銅、在這個焊墊上開防焊。你會匯出一個頂層銅的 Gerber、一個底層銅的，兩個防焊層各一個，兩個絲印各一個，還有一個板框。陪著它們的是一個獨立的鑽孔檔（Excellon 格式），列出每個孔的 x、y 位置與直徑，因為孔是鑽出來的，不是蝕出來的。
FILE (what the fab reads) WHAT IT DESCRIBES ------------------------------- -------------------------------- *.GTL / *.GBL (Gerber) top / bottom copper *.GTS / *.GBS (Gerber) top / bottom solder mask *.GTO / *.GBO (Gerber) top / bottom silkscreen *.GKO or edge.gbr board outline (the cut shape) *.DRL (Excellon) drill file: hole x,y + diameter bom.csv every part: ref, value, package cpl / centroid.csv x, y, rotation for pick-and-place BARE board needs : copper + mask + silk + outline + drill ASSEMBLED also : + BOM + centroid + the actual components
若你想要的是組裝好的板子、而不只是空板，還有兩個檔案要緊。物料清單，也就是 BOM，是一張試算表，列出每一個元件：它的標號（R1、C7、U3）、它的值，以及最關鍵的——它確切的封裝；一顆 0603 尺寸的 10 kΩ 電阻，和同樣值的 0805 是不同的料件。另一個是貼片或 centroid 檔，給出每個零件的 x、y 與旋轉角，好讓組裝機器人知道該把它放在哪。一塊表面黏著板靠這些檔由機器貼裝；一塊通孔板則常常仍由人手插件。
- 跑 DRC，把每一個錯誤都修到乾淨為止。接著也跑電氣規則檢查，它會抓出未連接的網路與你忘掉的接腳——這和淨距違規是不同種類的錯。
- 匯出 Gerber 與鑽孔檔，然後用一個免費的 Gerber 檢視器把它們打開，看一看。這是最有價值的單一習慣：你看到的，正是製板廠會看到的，一層一層地，在它害你報廢一塊板之前，抓出漏開的防焊或翻反的層。
- 若你要組裝，就產生 BOM 與 centroid 檔，並對照零件的資料手冊檢查每個封裝的接腳順序與包裝——一個錯誤的封裝會完美地通過 DRC，卻仍讓板子變成廢物。
- 把這組檔案打包、上傳給製板廠，挑選選項（板厚、銅厚、防焊顏色、數量），確認算圖出的預覽，然後下單。多買幾片備品；每多一塊板的邊際成本微不足道。
當佈局變成元件
對慢速電路而言，一條走線就只是一條導線，它確切的寬度或路徑在電氣上幾乎無關緊要。但把速度推高——快速的數位邊緣、射頻、高速數據——走線就不再表現得像一條簡單的導線，而成了一條傳輸線，帶著一個完全由幾何決定的特性阻抗：它的寬度、它與底下接地層之間 FR-4 的厚度，以及銅厚。把那個阻抗弄錯，訊號就會在每一端部分地彈回來——一次反射——把邊緣抹糊、把數據弄壞。你畫下的那條導線，已自成一個電路元件，在電路圖上卻沒有任何符號。
解藥是受控阻抗，而它的流程是一場漂亮的協作。你告訴製板廠：「這條走線必須是 50 歐姆」，而製板廠——它清楚你板子疊層中每一層確切的厚度與介電質——回頭告訴你該畫的精確走線寬度，也許是在下方 0.2 mm 處接地層之上的 0.3 mm。你照那寬度畫；他們照那疊層做；幾何把阻抗交付出來。這正是更早幾階的阻抗匹配概念——挑一條既不掐流、也不浪費的水管——如今被烤進了銅本身。
把它做出來——以及那個誠實的現實
你下單後幾天，一個箱子寄達：真實的板子，你的設計化為銅與玻璃纖維，準備好焊接。那一刻著實令人興奮，也正是第 4 篇那個誠實現實回來落地生根之處。你的模擬器可以把每個元件都模得完美無瑕，卻仍對真實板子所添上的那一樣東西視而不見：它自己。去耦電容只有在它的迴路夠緊時才有效；接地只有在回返路徑夠短時才保持安靜；快速走線只有在它的阻抗對了時才守規矩。這些沒有一樣在電路圖上。在一塊真實的板子上，佈局就是一個電路元件——在紙上隱形，在銅裡決定一切。
這正是為什麼沒有任何專業人士會期望第一版就完美。你把它做出來，找出你弄錯的那兩件事——一個對調的封裝、一顆漏掉的去耦電容、一條嗡嗡作響的接地回返——然後在下一版修好它們。這是健康的設計迭代，不是失敗：要學會一份佈局究竟做了什麼，便宜又快的方法就是做一份出來，用儀器那一階的工作檯工具去戳它，然後修訂。一份能用的參考設計，加上一個用心的初版原型，替你省下的版次，遠多於對著螢幕乾瞪眼。