電路設計、整合與精通

級間介面(interfacing between stages)

兩條鐵路只有在軌距相同、月台對齊時,才載得了一班直達車通過。當一個電路級把它的訊號交給下一級時也是如此:這次交接只有在它們的電氣邊緣契合時才行得通。級間介面就是對那次交接的刻意設計——確保一個積木提供的阻抗、電壓準位、速度與功率,真的能配上下一個積木所能接受的,好讓訊號乾淨地通過,而不是在接合處被削弱、失真或遺失。

最常見的介面問題是阻抗。一個高輸出電阻的級去餵一個低輸入電阻的級,會吃到負載效應:第二級把第一級拖垮,像一條細水管去餵一根寬水管。慣常的解方是在它們之間放一個緩衝器(電壓隨耦器)——高輸入阻抗使它不對訊源造成負載,低輸出阻抗使它能硬挺地驅動下一級。對電壓訊號,你要源阻抗低、負載阻抗高(電壓銜接)。其他介面問題同樣真實:準位(5 V 邏輯輸出進到 3.3 V 輸入需要準位轉換,否則會損壞零件),以及耦合(一個隔直流的電容放行想要的交流訊號,同時把一級的偏壓電壓擋在下一級之外)。

老實說,藏在積木與積木之間縫隙裡的真實世界失效,比藏在任何單一積木內部的還多。每個積木單獨用友善的實驗室訊源與負載測試時都乖乖的;串到它真實的鄰居身上卻未必,因為鄰居並不是那個友善的實驗室負載。請注意這個阻抗習慣的一個重要例外:對功率傳輸,或傳輸線上的高頻訊號,你反而要匹配阻抗(源與負載相等)以避免反射——但匹配只給出 50 percent 的效率,所以它是給訊號與射頻用的,不是給輸送大功率用的。知道哪條規則用在哪裡,是設計者的標誌。

一個輸出電阻 100 kilohm 的感測器,去餵一個輸入為 10 kilohm 的 ADC。直接接的話,分壓 10/(100+10) 會損失約 90 percent 的訊號。在它們之間插入一個電壓隨耦器緩衝(megohm 輸入、近乎零輸出),完整的訊號就抵達了——緩衝器銜接了這個不匹配。

緩衝器把高阻抗訊源銜接到低阻抗負載,讓訊號不在接合處流失。

電壓訊號要的是阻抗銜接(低源、高負載)。功率與射頻要的是阻抗匹配(相等),但匹配會把一半功率浪費成熱,所以輸送能量時絕不要做匹配。

又稱
interfacingstage couplingimpedance bridging級間耦合阻抗銜接