進階驗證與 UVM
UVM 序列器(UVM sequencer)
UVM 序列器是交通管制者,坐在序列(決定要產生什麼激勵)與驅動器(實際施加激勵)之間。當多個序列想同時對同一介面送出交易時,序列器負責仲裁——依優先序決定誰的交易先走、以什麼順序走——再把勝出者交給驅動器。它就是航管塔台:許多飛機都想用唯一的跑道,塔台一次只放行一架,讓它們永不相撞。
多數時候你根本不必自己寫序列器;基底類別會默默把工作做好。它在以下情況才重要:你需要仲裁策略(輪詢 vs 嚴格優先序)、某序列必須在中途取得對驅動器的獨占存取(lock 或 grab),或有多個激勵產生器正當地相互競爭。理解序列器與驅動器的交握,是新手最能豁然開朗的一步,因為它精確說明了抽象的「做一次寫入」如何變成接腳上的真實活動。
序列器與驅動器在 connect_phase 透過 seq_item_export/seq_item_port 這一對連接——漏掉這一行,激勵就會悄悄地永遠送不到設計上。
又稱
另見