低溫 CMOS 控制電路
低溫 CMOS 控制電路,意思是把普通的矽控制晶片,也就是跑你手機的那套 CMOS 技術,重新設計成能在冰冷稀釋制冷機裡、貼著量子位元、在 4 克耳文甚至更低的溫度下工作。動機非常實在:如今一塊量子晶片往往每個量子位元就要好幾條同軸線,從室溫機櫃一路通到毫克耳文的核心區;到了幾百個量子位元,這束線就纏成誰也沒法布置、沒法冷卻、也付不起的亂麻。如果產生和讀取脈衝的電子電路就放在冷端、靠得很近,一塊晶片就能服務許多量子位元,那一大叢常溫線纜便能大幅減少。
實際上這些是客製化積體電路,在商業晶圓代工的製程裡製造,但要針對低溫條件做特性量測和調校,因為電晶體在低溫下的行為和室溫不同。它們承擔量子位元附近那些密集、重複的活兒:把一條線多工去定址多個量子位元、產生或選通微波脈衝、把讀出訊號數位化,這樣往上爬回常溫世界的就只需幾條細細的數位線,而不是幾百條類比同軸線。把這一層放在冷級,也讓訊號路徑更短,並屏蔽掉來自室溫的熱雜訊。
誠實地說,難點是熱。稀釋制冷機最冷的那一級只能帶走極小的一點功率,在量子位元那層往往遠低於一毫瓦;而即便一塊不大的控制晶片,耗散也可能遠超於此,所以低溫 CMOS 通常放在較溫暖的 4 克耳文級,而不是緊貼量子位元。設計者要在能跑多少電路與制冷機能吞下多少熱之間不停權衡。這條路確實有前景,已有若干團隊做出能用的控制器,但仍處早期,還沒有哪種設計證明自己能在製冷預算之內控制一塊大型處理器。
一塊低溫 CMOS 晶片只有當它的功耗 P_chip 小於制冷機在該級能帶走的 P_cool 時才可用;制冷能力在量子位元附近約為一毫瓦,而在 4 克耳文級約為一瓦,這正是電子電路放在較溫暖那一級的原因。
低溫 CMOS 並不會讓量子位元變好,它解決的是布線與線纜數量的問題:用幾塊冷端晶片換掉一大束常溫類比線纜,前提是它們的發熱能塞進制冷機的預算。