時脈與時脈週期（clock and clock cycle）

想像一支划船隊配著一名鼓手敲打穩定的節奏：每位划手在每一拍齊力划槳，船就以協調的划動前進，而非一團混亂。同步處理器內部就有這麼一名鼓手——時脈。它是一個以固定速率上下跳動的電訊號，而一個時脈週期就是一拍的時間，是整台機器齊步行進所依據的基本時間單位。

每一拍，處理器的儲存元件（暫存器與正反器）一起擷取新的值，而在兩拍之間，資料路徑裡的組合邏輯會穩定到一個確定的結果，等下一拍把它鎖存。時脈週期必須夠長，讓最慢的必要訊號走完它最長的路徑——關鍵路徑——並及時抵達。一個週期以極微小的時間分數計；在每秒十億個週期下，每個週期只持續一奈秒，也就是十億分之一秒。

時脈正是數位設計之所以可預測的原因：靠等待固定的一拍，機器保證一切都已穩定才據以行動，避開競態。代價是整台機器在一拍內快不過它最慢的那一級——這正是設計者把工作切成多級（管線化）的一大原因，好讓每一拍做得少一點、因而能更短。時脈為機器定速，但每一拍能完成多少有用的工作，全取決於它之上的設計。